LAPORAN

PRAKTIKUM ELEKTRONIKA 2

Nama : Sofian Prakarso Budi

NPM : 1206224571

Fak./prog. Studi : MIPA / Fisika

Nomor Modul : 8

Nama Modul : Digital ICs : COUNTERS

Kelompok : 2

Teman Kelompok : Hasrianti Siregar

Tangggal Percobaan : 14 April 2014

Asisten : Sa’addin

LABORATORIUM ELEKTRONIKA

DEPARTEMEN FISIKA

DEPOK

2014

RANGKAIAN COUNTERS

A. TUJUAN

Memeriksa rangkaian perhitungan biner

Mengamati operasi counter ring dan Johnson

B. TEORI DASAR

Binary Counters

Pencacah Biner (Binary Counter) adalah suatu rangkaian elektronika digital yang mencacah

dalam bilangan biner (0 dan 1). Dalam hal ini pencacah dibangun dengan Flip-Flop dan

bekerja atas komando pulsa Jam (CLK).

Seperti telah diketahui pada percobaan sebelumnya bahwa suatu JK-FF akan melakukan

operasi toggle bila J = K = 1 dan terjadi transisi CK yang sesuai. Dengan memanfaatkan sifat

toggle ini maka dapat dibangun suatu pencacah biner. Seperti terlihat pada Gambar 2.1, dapat

dimengerti bahwa FF-A akan selalu mengalami toggle apabila pulsa CLK terus diberikan.

Sedangkan FF-B mendapatkan pulsa dari FF-A, dimana FF-B akan toggle bila terjadi transisi

pulsa NEGATIF karena kedua FF tersebut aktif NEGATIF. Selanjutnya juga dapat

dimengerti bahwa FF-B akan melakukan toggle pertama setelah FF-A mengalami toggle

kedua. Hal ini berarti bahwa frekuensi output FF-A sama dengan dua kali frekuensi FF-B.

Oleh karena itu pencacah biner disebut juga pembagi frekuensi. Jumlah keadaan yang

mungkin dari kedua FF tersebut adalah 00, 01, 10, dan 11. Apabila dibangun dengan 3 JK-FF

maka akan ada 8 keadaan.

Secara umum dapat ditulis bahwa bila ada JK-FF maka jumlah keadaan adalah : 2N,

sedangkan hitungan maksimum adalah : (2N – 1). Oleh karena pencacah ini mendapat pulsa

tidak pada saat yang sama maka berkerjanya juga tidak sama sehinga disebut tipe asinkron,

sedangkan suatu pencacah yang mendapat pulsa pada saat yang sama disebut pencacah

sinkron.

Gambar 2.1 – Binary Counter 4-bit

Count Q3 Q2 Q1 Q0

0 0 0 0 0

1 0 0 0 1

2 0 0 1 0

3 0 0 1 1

4 0 1 0 0

5 0 1 0 1

6 0 1 1 0

7 0 1 1 1

8 1 0 0 0

9 1 0 0 1

10 1 0 1 0

11 1 0 1 1

12 1 1 0 0

13 1 1 0 1

14 1 1 1 0

15 1 1 1 1

16 0 0 0 0

Gambar 2.2 – Truth Table Binary Counter 4-bit

a. Pencacah Tak Sinkron

Dinamai pencacah tak sinkron (asynkronuous counters) atau ripple

through counters, sebab flip-flop nya bergulingan secara tak serempak tetapi

secara berurutan. Hal ini disebabkan karena hanya flip-flop yang paling ujung

saja yang dikendalikan oleh sinyal clock untuk flip-flop lainnya diambilkan

dari masing-masing flip-flop sebelumnya. Banyaknya denyut yang

dimasukkan diterjemahkan oleh flip-flop kedalam bentuk biner. Itulah

sebabnya pencacah tak sinkron disebut juga pencacah biner. Pada pencacah

tak sinkron penundaan adalah sama dengan penundaan-penundaan flip-flop

dijumlahkan.

b. Pencacah sinkron

Pencacah sinkron dinamai juga pencacah jajar. Masukan untuk denyut sulut

(trigger pulse) yang disebut juga denyut-denyut lonceng/clock dikendalikan

secara serempak. Dengan demikian penundaan counters adalah sama dengan

penundaannya flip-flop.

Pencacah sinkron memerlukan sirkuit lonceng/clock yang berdaya tinggi,

sebab lonceng harus menggerakkan semua flip-flop.

Berikut rangkaian binary ripple counter :

Gambar 1. Rangkaian binary ripple counter dan timing diagram

Ring Counter

Ring Counter atau pencacah lingkar adalah pencacah runtun yang merupakan

pencatat (register) geser kanan (SRR) dan data yang diperoleh dari output fllip-flop

yang terakhir yang merupakan rangkaian umpan baliknya (feed back). Rangkaian

pencacah lingkar adalah sebagai berikut:

Clock

D

JKFFC

1

2

3

4

5

J

CLK

K

Q

Q

BA

JKFFC

1

2

3

4

5

J

CLK

K

Q

Q

C

JKFFC

1

2

3

4

5

J

CLK

K

Q

Q

JKFFC

1

2

3

4

5

J

CLK

K

Q

Q

Gambar. 2 rangkaian pencacah lingkar (ring counter)

Dari gambar diatas dapat dilihat bahwa data input dihubungkan dengan output

flip-flop terakhir. Input J dihubungkan ke output Q dan input K dihubungkan ke

output Qnot.

Pencacah jenis ini mempunyai kelemahan yaitu tidak dapat start sendiri,

sehingga perlu di-set sebelumnya. Selain itu untuk pencacah ini dengan empat buah

flip-flop hanya dapat menghasilkan 4 variasi keluaran, berbeda dengan pencacah

biner dengan 4 flip-flop akan dapat menghasilkan 16 variasi keluaran. Misal pencacah

lingkar kita-Set pada flip-flop I, maka setelah diberi pulsa clock keluarannya sepeti

tabel beikut:

Clock D C B A

0

1

2

3

4

5

0 0 0 0

0 0 0 1

0 0 1 0

0 1 0 0

1 0 0 0

0 0 0 1

Dari tabel disamping terlihat bahwa pada clock ke-1 data diloloskan di FF-A

pada clock berikutnya data digeser ke FF berikutnya. Dan pada pulsa clock yang ke 5

data tersebut kembali ke awal.

Contoh kegunaan ring counter, misal cacah lingkar betingkat sepuluh akan

dapat dipakai sebagai pencacah dekade dengan keluaran dasan (desimal), tanpa

memerlukan dekoder lain.

Pencacah Johnson

Pencacah Johnson atau disebut juga pencacah lingkar bersilang adalah

merupakan jenis pencacah sinkron (pencacah lingkar) dimana output Q dan Qnot di

tingkat terakhir diumpanbalikkan ke input dengan dijungkirkan, yaitu: output Q

dihubungkan dengan input K dan output Qnot dihubungkan ke input J.

Gambar rangkaian Pencacah Johnson adalah sebagai berikut:

Gambar 3. Rangkaian pencacah Johnson

Tabel kebenaran pencacah Jonhson adalah

sbb:

Cloc

kD C B A

0

1

2

3

4

5

6

7

8

0

0

0

0

1

1

1

1

0

0

0

0

1

1

1

1

0

0

0

0

1

1

1

1

0

0

0

0

1

1

1

1

0

0

0

0

RINGKASAN

1. Pencacah merupakan rangkaian digital yang menghasilkan keluaran yang berbeda

untuk setiap siklus clock.

2. Sebuah pencacah naik menaikkan representasi cacahan biner pada keluaran,

sedangkan pencacah turun menurunkannya.

3. Hanya satu flip flop yang di set pada pencacah lingkar. Kondisi set ini adalah ketika

bergeser melalui ring pada siklus clock.

4. Sebuah pencacah johnson menggandakan jumlah modulo dari pencacah lingkar tanpa

penambahan setiap rangkaian.

C. ALAT DAN BAHAN

1. Power supply

2. Multimeter digital dan square wave generator.

3. Resistor

4. IC 7476

5. LED

6. PROSEDUR PERCOBAAN

1.Membuat rangkaian binary counter seperti pada gambar 4.1

2. Menutup S1 dan S2. Masukan 20Hz – 5V square wave ke input CLK.

3. Membuka S2. Menjelaskan kenapa output tidak berubah ?

4. Membuka S1.

5. Menutup S1 dan S2. Menggerakan clock input pada setiap flip-flop kecuali FF0 dari

output Q ke output Q’.

6. Buka S1 dan S2.

Ring Counter

1. Membuat rangkaian ring counter seperti pada gambar 4.2 Memasukan 20Hz 5V square

wave ke CLK input

2. Menutup S1

3. Membuka S1. Buat timing diagram untuk 6 putaran clock.

4. Menutup S1. Ganti Q dan Q’ di FF3

5. Membuka S1. Buat timing diagram untuk 10 putaran clock.

7. TUGAS PENDAHULUAN

1. Which flip-flops are set in Fig 46-1 after six clock cycles are applied following the

release of the RESET signal ?

FF2 dan FF3

2. What is the highest binary number that could be represented by the counter in Fig 46-1

if the CLK input to FF3 were open ?

7

3. Which flip-flop of the ring counter in Fig 46-4 is set on the nineteenth clock cycle after

START is released ?

FF2

4. What is the state of the Johnson counter outputs in Fig 46-6 following ninteen clock

cycles after the release of the reset signal ?

FF1, FF2, dan FF3

D. SIMULASI

A. REFERENSI

Malvino, Albert Paul. 2004. Prinsip-Prinsip Elektronika. Jakarta: Salemba Teknika.