universitas islam indonesia...

35

Upload: lybao

Post on 16-Mar-2019

223 views

Category:

Documents


0 download

TRANSCRIPT

Page 1: UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0industrial.uii.ac.id/delsimlab/wp-content/uploads/2018/05/... · Kemudian kita juga mengenal istilah Verifikasi. Verifikasi adalah proses
Page 2: UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0industrial.uii.ac.id/delsimlab/wp-content/uploads/2018/05/... · Kemudian kita juga mengenal istilah Verifikasi. Verifikasi adalah proses

UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0

Fakultas : Teknologi Industri Pertemuan : 12

Jurusan : Teknik Industri Modul : 6

Kode Mata Kuliah : 52213702 Halaman : 35

Nama Mata Kuliah : Simulasi Komputer Tahun : 2018

1

DAFTAR ISI

1. Tujuan Umum ................................................................................................... 2

2. Validasi dan Verifikasi ..................................................................................... 2

3. Tipe Validasi ..................................................................................................... 4

4. Teknik Validasi ................................................................................................. 5

4.1. Uji Kesamaan Dua Rata-Rata .................................................................... 8

4.2. Uji Kesamaan Dua Variansi .................................................................... 12

4.3. Uji Kecocokan Model Simulasi (Chi Square Test) ................................. 16

Page 3: UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0industrial.uii.ac.id/delsimlab/wp-content/uploads/2018/05/... · Kemudian kita juga mengenal istilah Verifikasi. Verifikasi adalah proses

UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0

Fakultas : Teknologi Industri Pertemuan : 12

Jurusan : Teknik Industri Modul : 6

Kode Mata Kuliah : 52213702 Halaman : 35

Nama Mata Kuliah : Simulasi Komputer Tahun : 2018

2

VALIDASI DAN VERIFIKASI MODEL

1. Tujuan Umum

1. Praktikan dapat melakukan validasi terhadap model yang telah dibuat.

2. Praktikan dapat memberikan analisis kinerja sistem yang dimodelkan.

3. Praktikan mampu melakukan interpretasi terhadap output hasil simulasi.

2. Validasi dan Verifikasi

Telah dibahas pada bab sebelumnya bahwa model adalah representatif dari sistem

nyata, bukan berarti semua variabel dari sistem nyata ditransformasikan ke model

karena yang berpartisipasi adalah hanya variabel-variabel yang relevan dengan

permasalahan dari sistem nyata yang akan dipecahkan. Maka tidak ada model yang

secara absolut benar, dan tidak ada korespondensi satu-satu antara model dengan

referensi sistemnya. Oleh sebab itu model yang telah dibangun harus diuji

karakteristik dan kredibilitasnya, yaitu dengan uji validasi.

Validasi merupakan langkah untuk meyakinkan bahwa model berkelakuan

atau bersifat seperti sistem nyatanya. Suatu pendekatan paling nyata dalam suatu

validasi adalah membandingkan output model dengan output dari sistem nyatanya.

Dua tujuan umum dalam validasi :

Menghasilkan suatu model yang representatif terhadap prilaku sistem

nyatanya sedekat mungkin untuk dapat digunakan sebagai subtitusi dari

sistem nyata dalam melakukan eksperimen tanpa mengganggu jalannya

sistem.

Meningkatkan kredibilitas model, sehingga model dapat digunakan oleh para

manajer dan para pengambil keputusan lainnya.

Page 4: UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0industrial.uii.ac.id/delsimlab/wp-content/uploads/2018/05/... · Kemudian kita juga mengenal istilah Verifikasi. Verifikasi adalah proses

UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0

Fakultas : Teknologi Industri Pertemuan : 12

Jurusan : Teknik Industri Modul : 6

Kode Mata Kuliah : 52213702 Halaman : 35

Nama Mata Kuliah : Simulasi Komputer Tahun : 2018

3

Kemudian kita juga mengenal istilah Verifikasi. Verifikasi adalah proses

pemeriksaan apakah logika operasional model (program komputer) sesuai dengan

logika diagram alur. Kalimat sederhananya, apakah ada kesalahan dalam program?

(Hoover dan Perry, 1989). Verifikasi memeriksa penerjemahan model simulasi

konseptual (diagram alur dan asumsi) ke dalam bahasa pemrograman secara benar

(Law dan Kelton, 1991) .

Gambar 1. Relasi Verifikasi, Validasi dan Pembentukan Model Kredibel

Pada prinsipnya tidak ada model yang memiliki validitas 100%, akan tetapi

suatu model hanya valid untuk satu atau beberapa set experimental saja. Untuk

melakukan validasi untuk set experimental yang banyak, maka akan menghabiskan

biaya yang besar pula (Surgent, 2013). Berikut grafik yang menggambarkan

hubungan antara tingkat kepercayaan suatu model terhadapa biaya.

Page 5: UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0industrial.uii.ac.id/delsimlab/wp-content/uploads/2018/05/... · Kemudian kita juga mengenal istilah Verifikasi. Verifikasi adalah proses

UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0

Fakultas : Teknologi Industri Pertemuan : 12

Jurusan : Teknik Industri Modul : 6

Kode Mata Kuliah : 52213702 Halaman : 35

Nama Mata Kuliah : Simulasi Komputer Tahun : 2018

4

Gambar 2. Tingkat Kepercayaan Model vs Cost

3. Tipe Validasi

Tipe validasi model :

a. Validasi Asumsi

Model asumsi ini dibagi kedalam dua kelas, yaitu asumsi struktural dan asumsi

data.

Asumsi Struktural, meliputi pertanyaan-pertanyaan bagaimana sistem

beroperasi dan asumsi ini juga melibatkan penyederhanaan dan

penggambaran kenyaataan dari sistem. Sebagaian penulis memisahkan

asumsi ini kedalam validasi proses.

Contoh :

- Jumlah operator pada setiap stasiun kerja, bisa tetap bisa variabel.

- Melakukan diskusi dengan orang yang paham betul dengan proses

yang diamati, seperti para manajer.

Asumsi Data, harus didasarkan pada pengumpulan data yang reliabel/data

terpercaya dan analisa statistik yang tepat dari suatu data.

Contoh :

- Jumlah output yang dihasilkan, termasuk produk yang baik maupun

yang tidak cacat.

Page 6: UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0industrial.uii.ac.id/delsimlab/wp-content/uploads/2018/05/... · Kemudian kita juga mengenal istilah Verifikasi. Verifikasi adalah proses

UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0

Fakultas : Teknologi Industri Pertemuan : 12

Jurusan : Teknik Industri Modul : 6

Kode Mata Kuliah : 52213702 Halaman : 35

Nama Mata Kuliah : Simulasi Komputer Tahun : 2018

5

b. Validasi Output

Cara yang paling mudah untuk melakukan validasi ini adalah dengan

pendekatan visual. Beberapa orang ahli mengamati dan membandingkan antara

output model terhadap sistem riil. Metode lain yang sering digunakan adalah

dengan pendekatan statisik.

4. Teknik Validasi

Beberapa teknik validasi output model untuk menguji kesesuaian dengan sistem

nyatanya dapat dilakukan dengan :

a. Animation: Teknik ini dilakukan dengan cara melihat prilaku animasi dengan

sistem nyata.

b. Comparison To The Other Model: Teknik ini dilakukan dengan cara

membandingkan hasil simulasi dengan model lainnya. Misalnya, kasus

sederhana dari model simulasi dibandingkan dengan hasil yang diketahui dari

model analitik.

c. Data Relationship Correctness: Teknik ini dilakukan dengan cara melihat data-

data yang digunakan untuk model simulasi, apakah data- data tersebut valid/

benar atau tidak.

d. Degenerate Tests: Teknik ini dilakukan dengan cara melihat efek yang

diberikan oleh input terhadap parameter- parameter tertentu pada model

simulasi. Misalnya, apakah jumlah rata-rata dalam antrian server tunggal terus

meningkat dari waktu ke waktu ketika tingkat kedatangan lebih besar dari

tingkat layanan.

e. Event Validity: Teknik ini dilakukan dengan cara melihat event pada model

simulasi dan sistem nyata, apakah mereka mirip. Misalnya, membandingkan

jumlah kebakaran dalam simulasi pemadam kebakaran dengan jumlah

kebakaran aktual.

Page 7: UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0industrial.uii.ac.id/delsimlab/wp-content/uploads/2018/05/... · Kemudian kita juga mengenal istilah Verifikasi. Verifikasi adalah proses

UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0

Fakultas : Teknologi Industri Pertemuan : 12

Jurusan : Teknik Industri Modul : 6

Kode Mata Kuliah : 52213702 Halaman : 35

Nama Mata Kuliah : Simulasi Komputer Tahun : 2018

6

f. Extreme Condition Test: Struktur model dan keluaran harus masuk akal untuk

setiap kondisi yang ekstrim dalam sistem. Sebagai contoh, jika persediaan

dalam proses adalah nol, hasil produksi harus menjadi nol.

g. Face Validity: Teknik ini dilakukan dengan cara melihat kewajaran dalam

model menurut individu. Misalnya, logika dalam model konseptual mengoreksi

hubungan antara input dan output dari model simulasi.

h. Internal Validity: Beberapa replikasi (run) dari model stokastik yang dibuat

untuk menentukan jumlah (internal) variabilitas stokastik dalam model.

sebagian besar variabilitas antara replikasi dapat menyebabkan hasil model

untuk dipertanyakan.

i. Multistage Validation: Metode validasi ini terdiri dari 1). mengembangkan

model teori, pengamatan, dan pengetahuan umum; 2). memvalidasi asumsi

model, di mana memungkinka dengan pengujian empiris; dan 3).

membandingkan (testing) hubungan input-output model untuk sistem nyata.

j. Operational Graphics: Nilai dari berbagai ukuran kinerja, misalnya jumlah dan

persentase dalam antrian server sibuk, akan ditampilkan secara grafis sebagai

model berjalan melalui waktu; yaitu, perilaku dinamis dari indikator kinerja

secara visual ditampilkan sebagai model simulasi berjalan melalui waktu untuk

memastikan bahwa langkah-langkah kinerja dan model berperilaku dengan

benar.

k. Parameter Variability–Sensitivity Analysis: Teknik ini terdiri dari perubahan

nilainilai parameter input dan internal model untuk mengetahui pengaruh

terhadap perilaku model atau output. Hubungan yang sama harus terjadi dalam

model seperti dalam sistem nyata. Parameter yang sensitif, yaitu, menyebabkan

perubahan yang signifikan dalam perilaku model atau output, harus dibuat

cukup akurat sebelum menggunakan model. (Ini mungkin membutuhkan iterasi

dalam pengembangan model.)

l. Philosophy Of Science Methods: Tiga filsafat metode ilmu adalah rasionalisme,

empirisme, dan ekonomi yang positif. Rasionalisme membutuhkan model yang

akan dikembangkan secara logika (benar) dari seperangkat asumsi yang jelas

Page 8: UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0industrial.uii.ac.id/delsimlab/wp-content/uploads/2018/05/... · Kemudian kita juga mengenal istilah Verifikasi. Verifikasi adalah proses

UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0

Fakultas : Teknologi Industri Pertemuan : 12

Jurusan : Teknik Industri Modul : 6

Kode Mata Kuliah : 52213702 Halaman : 35

Nama Mata Kuliah : Simulasi Komputer Tahun : 2018

7

dinyatakan. Empirisme membutuhkan setiap model asumsi dan hasil yang akan

divalidasi secara empiris. Ekonomi positif hanya membutuhkan bahwa hasil

model yang benar dan tidak peduli dengan asumsi model atau struktur

(hubungan kausal atau mekanisme).

m. Predictive Validation: Model ini digunakan untuk memprediksi (perkiraan)

perilaku sistem, dan kemudian perbandingan yang dibuat antara perilaku sistem

dan ramalan model untuk menentukan apakah mereka adalah sama.

n. Structured Walkthrough: Teknik ini dilakukan dengan cara mengkaji entitas

secara resmi dengan orang tertentu akan kebenaran entitas tersebut. Misalnya,

me-review baris demi baris kode komputer yang digunakan untuk memodelkan

sistem dengan orang- orang tertentu.

o. Trace: Teknik ini dilakukan dengan cara menelusuri perilaku dari jenis tertentu

sebuah entitas dalam model untuk menentukan apakah logika model adalah

benar.

p. Historical Data Validation: Jika data historis yang ada (misalnya, data yang

dikumpulkan pada sebuah sistem khusus untuk membangun dan menguji

model), bagian dari data yang digunakan untuk membangun model dan data

yang tersisa digunakan untuk menentukan (test) apakah model tersebut

berperilaku seperti sistem atau tidak.

16 teknik validasi yang telah disebutkan di awal memerlukan seorang Ahli

(expert) dalam melakukan uji validasinya. Untuk menentukan bahwa sesuatu

itu dapat dikatakan valid ataupun tidak.

q. Turing Test: Teknik ini dilakukan dengan uji statistik untuk melihat perbedaan

antara model simulasi dengan sistem nyata. Berikut merupakan beberapa

contoh teknik statistical test dengan menggunakan Historical Data Validation:

Page 9: UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0industrial.uii.ac.id/delsimlab/wp-content/uploads/2018/05/... · Kemudian kita juga mengenal istilah Verifikasi. Verifikasi adalah proses

UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0

Fakultas : Teknologi Industri Pertemuan : 12

Jurusan : Teknik Industri Modul : 6

Kode Mata Kuliah : 52213702 Halaman : 35

Nama Mata Kuliah : Simulasi Komputer Tahun : 2018

8

4.1. Uji Kesamaan Dua Rata-Rata

Uji kesamaan ini dimaksudkan untuk mengetahui perbandingan performansi

antara sistem riil dengan model simulasi yang diterjemahkan dalam nilai

jumlah rata-rata output dari dua populasi tersebut. Jika dalam uji didapat hasil

bahwa kedua nilai rata-rata tidak berbeda secara signifikan, maka dapat

disimpulkan bahwa model memiliki validitas yang cukup untuk parameter

output rata – rata.

Karena yang akan diuji adalah kesamaan dua populasi, maka uji yang

akan dilakukan adalah uji dua sisi.. dengan :

H0 : μ1 = μ2 : Rata-rata output sistem riil = rata-rata output model Simulasi

H1 : μ1 ≠ μ2 : Rata-rata output sistem riil ≠ Rata-rata output model Simulasi

Untuk mencari t hitung digunakan rumus sebagai berikut :

t hitung kemudian dibandingkan dengan t tabel

N -1 adalah Derajat kebebasan

α adalah tingkat kepercayaan

Contoh :

Langkah pengerjaan validasi dengan menggunakan software MS Excel,

dengan data hasil simulasi dan riil produksi selama 30 hari produksi suatu

industri adalah sebagai berikut:

Page 10: UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0industrial.uii.ac.id/delsimlab/wp-content/uploads/2018/05/... · Kemudian kita juga mengenal istilah Verifikasi. Verifikasi adalah proses

UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0

Fakultas : Teknologi Industri Pertemuan : 12

Jurusan : Teknik Industri Modul : 6

Kode Mata Kuliah : 52213702 Halaman : 35

Nama Mata Kuliah : Simulasi Komputer Tahun : 2018

9

Tabel 1. Data Produksi

Hari Real Simulasi

1 104 101

2 106 103

3 107 105

4 109 108

5 107 107

6 108 101

7 105 105

8 103 109

9 110 109

10 104 100

11 104 103

12 105 107

13 103 104

14 108 104

15 100 110

16 103 107

17 105 103

18 102 101

19 106 103

20 101 110

21 101 108

22 109 101

23 104 105

24 104 107

25 108 101

26 108 102

27 107 101

28 103 103

29 103 109

30 109 103

Page 11: UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0industrial.uii.ac.id/delsimlab/wp-content/uploads/2018/05/... · Kemudian kita juga mengenal istilah Verifikasi. Verifikasi adalah proses

UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0

Fakultas : Teknologi Industri Pertemuan : 12

Jurusan : Teknik Industri Modul : 6

Kode Mata Kuliah : 52213702 Halaman : 35

Nama Mata Kuliah : Simulasi Komputer Tahun : 2018

10

Langkah-langkah:

Tabel 2 Mean dan Standar Deviasi

NYATA (1) SIMULASI (2)

Mean 105.2 104.6666667

SD (v) 2.708861575 3.133064307

N 30 30

Formula Excel:

Mean “=AVERAGE(data input)”

SD(V) “=STDEV(data input)”

1. Menentukan hipotesis :

H0 : probabilitas semua kejadian sama (hasil simulasi sesuai dengan

sistem nyata )

H1: hasil simulasi tidak sesuai dengan hasil riil produksi.

2. Taraf nyata (α) = 0,05

(α/2) = 0,025

Gambar 3. Grafik Daerah Penerimaan Uji Kesamaan Dua Rata – Rata

Ho tidak ditolak jika T - 2.048 < T hitung < T 2.048

Ho ditolak jika T hitung < - 2.048 atau T hitung > 2.048

T -2.048 T 2.048

Page 12: UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0industrial.uii.ac.id/delsimlab/wp-content/uploads/2018/05/... · Kemudian kita juga mengenal istilah Verifikasi. Verifikasi adalah proses

UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0

Fakultas : Teknologi Industri Pertemuan : 12

Jurusan : Teknik Industri Modul : 6

Kode Mata Kuliah : 52213702 Halaman : 35

Nama Mata Kuliah : Simulasi Komputer Tahun : 2018

11

3. Statistik uji :

Tabel 3. Perhitungan Uji Dua Rata-Rata

Mencari Nilai T hitung

Sp2 = (N1 - 1) V12 + (N2 - 1) V2

2

N1 + N2 -2

Sp2 = 8.577011494

T hitung = Mean 1 - Mean 2

√ Sp2 * (1/N1 + 1/N2)

T hitung = 0.705304024

4. Kesimpulan

Tabel 4. Kesimpulan

Karena - T 0.025 < T hitung < T 0.025

Yaitu :

-2.048 < 0.705304024 < 2.048

Dengan kata lain, data hasil simulasi dapat diterima atau sesuai dengan hasil

dari sistem nyata.

Page 13: UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0industrial.uii.ac.id/delsimlab/wp-content/uploads/2018/05/... · Kemudian kita juga mengenal istilah Verifikasi. Verifikasi adalah proses

UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0

Fakultas : Teknologi Industri Pertemuan : 12

Jurusan : Teknik Industri Modul : 6

Kode Mata Kuliah : 52213702 Halaman : 35

Nama Mata Kuliah : Simulasi Komputer Tahun : 2018

12

4.2. Uji Kesamaan Dua Variansi

Dalam melakukan proses pengujian selisih maupun kesamaan dua rata-rata, selalu

diasumsikam bahwa kedua populasi memiliki variansi yang sama. Agar hasil uji

kesamaan dua rata rata yang dilakukan diatas benar, maka diperlukan sebuah

kepastian bahwa asumsi tentang persamaam dua variansi terpenuhi. Misalnya kita

mempunyai dua populasi normal dengan variansi σ12 dan σ2

2. Akan diuji dua pihak

dalam kesamaannya, maka hipotesis ujinya adalah :

H0 : σ12 = σ2

2

H1 : σ12 ≠ σ2

2

Berdasarkan sampel acak yang independen maka diperoleh populasi satu

dengan ukuran n1 dan variansi s12 sedangkan populasi dua dengan ukuran n2 dan

variansi s22, maka untuk menguji hipotesisnya digunakan statistik uji : 𝐹 =

𝑠12

𝑠22

Kriteria pengujian adalah menerima H0 jika 𝐹1−0.5 𝛼 (𝑛1 − 1, 𝑛2 − 1) < 𝐹 <

𝐹0.5 𝛼 (𝑛1 − 1, 𝑛2 − 1).

Dengan demikian F hitung berada dalam daerah penerimaan sebagaimana terlihat

dalam gambar dibawah ini :

Gambar 4. Grafik Daerah Penerimaan Uji Kesamaan Dua Variansi

Contoh : Langkah pengerjaan validasi dengan menggunakan software MS Excel,

dengan data hasil simulasi dan riil produksi selama 30 hari produksi suatu industry

adalah sebagai berikut.

Page 14: UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0industrial.uii.ac.id/delsimlab/wp-content/uploads/2018/05/... · Kemudian kita juga mengenal istilah Verifikasi. Verifikasi adalah proses

UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0

Fakultas : Teknologi Industri Pertemuan : 12

Jurusan : Teknik Industri Modul : 6

Kode Mata Kuliah : 52213702 Halaman : 35

Nama Mata Kuliah : Simulasi Komputer Tahun : 2018

13

Tabel 5. Data Produksi

Hari Real Simulasi

1 104 101

2 106 103

3 107 105

4 109 108

5 107 107

6 108 101

7 105 105

8 103 109

9 110 109

10 104 100

11 104 103

12 105 107

13 103 104

14 108 104

15 100 110

16 103 107

17 105 103

18 102 101

19 106 103

20 101 110

21 101 108

22 109 101

23 104 105

24 104 107

25 108 101

26 108 102

27 107 101

28 103 103

29 103 109

30 109 103

Page 15: UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0industrial.uii.ac.id/delsimlab/wp-content/uploads/2018/05/... · Kemudian kita juga mengenal istilah Verifikasi. Verifikasi adalah proses

UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0

Fakultas : Teknologi Industri Pertemuan : 12

Jurusan : Teknik Industri Modul : 6

Kode Mata Kuliah : 52213702 Halaman : 35

Nama Mata Kuliah : Simulasi Komputer Tahun : 2018

14

Langkah-langkah :

Tabel 6. Mean dan Standar Deviasi

NYATA (1) SIMULASI (2)

Mean 105.2 104.6666667

SD (v) 2.708861575 3.133064307

N 30 30

Formula Excel:

Mean “=AVERAGE(data input)”

SD (V) “=STDEV(data input)”

1. Menentukan hipotesis :

H0 : probabilitas semua kejadian sama (hasil simulasi sesuai dengan sistem

nyata)

H1 : hasil simulasi tidak sesuai dengan hasil riil produksi.

2. Taraf nyata ( α ) = 0,05

Gambar 5. Grafik Daerah Penerimaan Uji Kesamaan Dua Variansi Ho tidak

Ho tidak ditolak jika F 0.975 (29, 29) < F hitung < F 0.025 (29, 29)

Ho ditolak jika F hitung > F 0.025 (29, 29) atau F hitung < F 0,975 (29, 29)

F Tab 0.025 “=FINV(0.025,29,29)”

F Tab 0.0975 “=FINV(0.0975,29,29)”

Ftabel(0.975) Ftabel(0.025)

Fhitung

Page 16: UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0industrial.uii.ac.id/delsimlab/wp-content/uploads/2018/05/... · Kemudian kita juga mengenal istilah Verifikasi. Verifikasi adalah proses

UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0

Fakultas : Teknologi Industri Pertemuan : 12

Jurusan : Teknik Industri Modul : 6

Kode Mata Kuliah : 52213702 Halaman : 35

Nama Mata Kuliah : Simulasi Komputer Tahun : 2018

15

3. Statistik uji :

Tabel 7. Hasil F Hitung

F Hitung = v1 ^2

v2 ^2

F Hitung = 0.747541

4. Kesimpulan :

Tabel 8. Kesimpulan

Karena F Tab 0,975 < F hitung < F tab 0,025

Yaitu:

0.476 < 0.747541 < 2.101

Dengan kata lain, data hasil simulasi dapat diterima atau sesuai dengan hasil

dari sistem nyata.

Page 17: UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0industrial.uii.ac.id/delsimlab/wp-content/uploads/2018/05/... · Kemudian kita juga mengenal istilah Verifikasi. Verifikasi adalah proses

UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0

Fakultas : Teknologi Industri Pertemuan : 12

Jurusan : Teknik Industri Modul : 6

Kode Mata Kuliah : 52213702 Halaman : 35

Nama Mata Kuliah : Simulasi Komputer Tahun : 2018

16

4.3. Uji Kecocokan Model Simulasi (Chi Square Test)

Proses Validasi yang terakhir adalah menguji bahan antara hasil model simulasi

memiliki kecocokan dengan dengan sistem riil yang diamati. Metode yang

digunakan adalah uji Chi-Kuadrat. Disebut juga uji kecocokan atau disebut uji

kompatibilitas, memiliki tujuan adalah menguji apakah frekuensi yang

diobservasikan (dihasilkan) melalui model simulasi memang konsisten dengan

frekuensi teoritisnya (sistem riil). Rumus yang digunakan adalah:

𝜒2 = ∑(𝑂𝑖 − 𝐸𝑖)

2

𝐸𝑖

𝑂𝑖 = observation data (data simulasi ke − 𝑖)

𝐸𝑖 = expected data (data teoritis/sistem real ke − 𝑖)

𝜒2 merupakan ukuran perbedaan antara frekuensi observasi dengan frekuensi

teoritis. Apabila tidak ada perbedaan antar frekuensi observasi dengan frekuensi

teoritis, maka 𝜒2 akan semakin besar pula.

Contoh :

Hasil simulasi (𝑂𝑖) dan riil produksi yang (𝐸𝑖) selama 7 bulan produksi suatu

industri adalah sebagai berikut :

Tabel 9. Data Produksi

𝜒2 1 2 3 4 5 6 7

𝑶𝒊 120 125 115 130 110 115 125

𝑬𝒊 120 120 120 120 120 120 120

Page 18: UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0industrial.uii.ac.id/delsimlab/wp-content/uploads/2018/05/... · Kemudian kita juga mengenal istilah Verifikasi. Verifikasi adalah proses

UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0

Fakultas : Teknologi Industri Pertemuan : 12

Jurusan : Teknik Industri Modul : 6

Kode Mata Kuliah : 52213702 Halaman : 35

Nama Mata Kuliah : Simulasi Komputer Tahun : 2018

17

Langkah-langkah :

1. Menentukan hipotesis :

H0 : probabilitas semua kejadian sama (hasil simulasi sesuai dengan sistem

nyata )

H1: hasil simulasi tidak sesuai dengan hasil riil produksi.

2. Taraf nyata (α) = 0,05

3. Statistik uji :

𝜒2ℎ𝑖𝑡𝑢𝑛𝑔

= ∑(𝑂𝑖 − 𝐸𝑖)

2

𝐸𝑖

4. Daerah penolakan dengan α = 0,05 menjadi :

𝜒2 > 𝜒2 (0,05; 6) = 12,592 ( dari tabel chi kuadrat )

Hitungan :

𝜒2 = (120−120)

120

2+

(125−120)

120

2+…+

(125−120)

120

2 = 2,500

5. Karena 2,500 < 12,592 maka H0 diterima

Dengan kata lain, data hasil simulasi dapat diterima atau sesuai dengan hasil dari

sistem nyata.

Contoh :

Langkah pengerjaan validasi dengan menggunakan software MS Excel, dengan data

hasil simulasi dan riil produksi selama 30 hari produksi suatu industri adalah

sebagai berikut:

Page 19: UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0industrial.uii.ac.id/delsimlab/wp-content/uploads/2018/05/... · Kemudian kita juga mengenal istilah Verifikasi. Verifikasi adalah proses

UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0

Fakultas : Teknologi Industri Pertemuan : 12

Jurusan : Teknik Industri Modul : 6

Kode Mata Kuliah : 52213702 Halaman : 35

Nama Mata Kuliah : Simulasi Komputer Tahun : 2018

18

Tabel 10. Data Produksi

Hari Real Simulasi

1 104 101

2 106 103

3 107 105

4 109 108

5 107 107

6 108 101

7 105 105

8 103 109

9 110 109

10 104 100

11 104 103

12 105 107

13 103 104

14 108 104

15 100 110

16 103 107

17 105 103

18 102 101

19 106 103

20 101 110

21 101 108

22 109 101

23 104 105

24 104 107

25 108 101

26 108 102

27 107 101

28 103 103

29 103 109

30 109 103

Page 20: UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0industrial.uii.ac.id/delsimlab/wp-content/uploads/2018/05/... · Kemudian kita juga mengenal istilah Verifikasi. Verifikasi adalah proses

UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0

Fakultas : Teknologi Industri Pertemuan : 12

Jurusan : Teknik Industri Modul : 6

Kode Mata Kuliah : 52213702 Halaman : 35

Nama Mata Kuliah : Simulasi Komputer Tahun : 2018

19

Langkah-langkah :

Tabel 11. Relative Frequency

Data Ke Simulasi

(Actual)

Historis

(Expected) 𝜒2

ℎ𝑖𝑡𝑢𝑛𝑔=

(𝑂𝑖 − 𝐸𝑖)2

𝐸𝑖

1 101 104 0,09

2 103 106 0,08

3 105 107 0,04

4 108 109 0,01

5 107 107 0,00

6 101 108 0,45

7 105 105 0,00

8 109 103 0,35

9 109 110 0,01

10 100 104 0,15

11 103 104 0,01

12 107 105 0,04

13 104 103 0,01

14 104 108 0,15

15 110 100 1,00

16 107 103 0,16

17 103 105 0,04

18 101 102 0,01

19 103 106 0,08

20 110 101 0,80

21 108 101 0,49

22 101 109 0,59

23 105 104 0,01

24 107 104 0,09

25 101 108 0,45

26 102 108 0,33

27 101 107 0,34

28 103 103 0,00

29 109 103 0,35

30 103 109 0,33

1. Masukkan data simulasi dan data real.

2. Hitung (𝑂𝑖−𝐸𝑖)2

𝐸𝑖 masing-masing data

Page 21: UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0industrial.uii.ac.id/delsimlab/wp-content/uploads/2018/05/... · Kemudian kita juga mengenal istilah Verifikasi. Verifikasi adalah proses

UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0

Fakultas : Teknologi Industri Pertemuan : 12

Jurusan : Teknik Industri Modul : 6

Kode Mata Kuliah : 52213702 Halaman : 35

Nama Mata Kuliah : Simulasi Komputer Tahun : 2018

20

3. Perhitungan 𝜒2ℎ𝑖𝑡𝑢𝑛𝑔

dan 𝜒2𝑡𝑎𝑏𝑒𝑙

Tabel 12. Chi Kuadrat hitung, dan Chi Kuadrat

Chi Kuadrat Hitung 6,45

Chi Kuadrat Tabel 42,5569678

Formula Excel:

Chi kuadrat hitung → “=SUM(data 𝜒2ℎ𝑖𝑡𝑢𝑛𝑔

)”

Chi kuadrat tabel → “=CHIINV (probabilitas alfa, jumlah kelas - 1)”

4. Menganalisis hasil perhitungan

H0 : Data Hasil Simulasi Sesuai dengan Data Sistem Nyata

H1 : Data Hasil Simulasi Tidak Sesuai dengan Data Sistem Nyata

Jika Chi kuadrat Hitung < Chi kuadrat Table, maka H0 Diterima

Jika Chi kuadrat Hitung > Chi kuadrat Table, maka H0 Ditolak

Page 22: UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0industrial.uii.ac.id/delsimlab/wp-content/uploads/2018/05/... · Kemudian kita juga mengenal istilah Verifikasi. Verifikasi adalah proses

UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0

Fakultas : Teknologi Industri Pertemuan : 12

Jurusan : Teknik Industri Modul : 6

Kode Mata Kuliah : 52213702 Halaman : 35

Nama Mata Kuliah : Simulasi Komputer Tahun : 2018

21

VALIDASI ANTRIAN

A. Pendahuluan

Seperti yang telah kita ketahui bahwa model yang telah di bangun/di buat harus di

lakukan validasi terlebih dahulu. Berbeda dengan sistem manufaktur

(flowshop/jobshop) validasi di lakukan dengan membandingkan data output historis

dengan data output simulasi. Data output historis di dapat dari sistem nyatanya,

sedangkan data output simulasi di peroleh dari hasil simulasi model yang telah di

buat.

Namun untuk validasi sistem jasa (antrian) berbeda dengan sistem manufaktur

(jobshop/flowshop), sistem jasa (Antrian) di validasi dengan membandingkan

waktu tunggu pada tempat antrian, dalam hal ini pada queue. Waktu tunggu yang

di bandingkan pada validasi antrian sama dengan flowshop/jobshop yakni data

historis dan data simulasi, untuk data historis di peroleh berdasarkan pengamatan

teman – teman di tempat penelitian masing – masing, sedangkan data simulasi dapat

di peroleh dari flexsim itu sendiri yakni menggunakan flexsim chart.

B. Data Waktu Tunggu

Berikut langkah – langkah memperoleh data waktu tunggu simulasi :

1. Buka flexsim chart, klik time plots. Pilih staytime history pada pilihan variable,

serta pilih queue yang ingin diuji pada pilihan object. Lalu klik view chart.

Page 23: UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0industrial.uii.ac.id/delsimlab/wp-content/uploads/2018/05/... · Kemudian kita juga mengenal istilah Verifikasi. Verifikasi adalah proses

UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0

Fakultas : Teknologi Industri Pertemuan : 12

Jurusan : Teknik Industri Modul : 6

Kode Mata Kuliah : 52213702 Halaman : 35

Nama Mata Kuliah : Simulasi Komputer Tahun : 2018

22

Gambar 6 Obj. Time Plot

Page 24: UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0industrial.uii.ac.id/delsimlab/wp-content/uploads/2018/05/... · Kemudian kita juga mengenal istilah Verifikasi. Verifikasi adalah proses

UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0

Fakultas : Teknologi Industri Pertemuan : 12

Jurusan : Teknik Industri Modul : 6

Kode Mata Kuliah : 52213702 Halaman : 35

Nama Mata Kuliah : Simulasi Komputer Tahun : 2018

23

2. Klik kanan pada grafik, lalu pilih properties

Gambar 7 Chart Waktu tunggu

Page 25: UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0industrial.uii.ac.id/delsimlab/wp-content/uploads/2018/05/... · Kemudian kita juga mengenal istilah Verifikasi. Verifikasi adalah proses

UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0

Fakultas : Teknologi Industri Pertemuan : 12

Jurusan : Teknik Industri Modul : 6

Kode Mata Kuliah : 52213702 Halaman : 35

Nama Mata Kuliah : Simulasi Komputer Tahun : 2018

24

3. Klik tab data, sehingga muncul tampilan seperti dibawah ini.

Gambar 8 Raw Data Waktu Tunggu

Penjelasan: X artinya waktu saat flowitem keluar dari queue, sedangkan Y

adalah waktu tunggu dari flowitem selama di queue. Sementara flowitem

yang belum keluar dari queue tidak akan muncul waktu tunggunya.

Page 26: UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0industrial.uii.ac.id/delsimlab/wp-content/uploads/2018/05/... · Kemudian kita juga mengenal istilah Verifikasi. Verifikasi adalah proses

UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0

Fakultas : Teknologi Industri Pertemuan : 12

Jurusan : Teknik Industri Modul : 6

Kode Mata Kuliah : 52213702 Halaman : 35

Nama Mata Kuliah : Simulasi Komputer Tahun : 2018

25

4. Klik tab export, lalu klik tab data dibawahnya lalu pilih excel dan klik save.

Gambar 9 Langkah Export File Ke Excel

Setelah memperoleh data waktu tunggu simulasi kita lakukan tiga uji statistik, yakni

uji kesamaan dua rata – rata, uji kesamaan dua variansi, serta uji chi square. Perlu

di ingat bahwa sistem antrian di lakukan menggunakan waktu tunggu pada masing

masing queue

Contoh : kita mempunyai 3 queue/tempat mengantri

Validasi : validasi pada queue 1, validasi pada queue 2, validasi pada queue 3

dengan menggunakan ketiga uji yakni uji kesamaan dua rata – rata, uji kesamaan

dua variansi, dan uji chi square.

Pada kasus di sini hanya mempunyai 1 queue/tempat antri/ruang tunggu

Uji Kesamaan Dua Rata – Rata

Uji Kesamaan Dua Variansi

Page 27: UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0industrial.uii.ac.id/delsimlab/wp-content/uploads/2018/05/... · Kemudian kita juga mengenal istilah Verifikasi. Verifikasi adalah proses

UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0

Fakultas : Teknologi Industri Pertemuan : 12

Jurusan : Teknik Industri Modul : 6

Kode Mata Kuliah : 52213702 Halaman : 35

Nama Mata Kuliah : Simulasi Komputer Tahun : 2018

26

Untuk uji kesamaan dua rata – rata sama seperti validasi pada

flowshop/jobshop yang telah di jelaskan pada pertemuan tutorial di kelas.

Uji Kecocokan Model Simulasi (Chi Square Test)

C. Chi Square Test

Disebut juga uji kecocokan atau disebut uji kompatibilitas, bertujuan menguji

apakah frekuensi yang diobservasikan (dihasilkan) melalui model simulasi

memang konsisten dengan frekuensi teoritisnya (sistem riil). Berikut langkah-

langkah pengujian model simulasi dengan Chi Square Test:

Diketahui data hasil pengamatan serta hasil simulasi waktu tunggu pada suatu

sistem antrian adalah sebagai berikut:

Tabel 13 Data Waktu Tunggu

Data ke- Waktu Menunggu

Historis Simulasi

1 167,06 172,3

2 103,62 137,81

3 121,77 186,14

4 110,06 130,03

5 136,28 220,49

6 111,7 151,93

7 103,89 137,69

8 134,24 171,05

9 104,84 158,13

10 133,87 173,28

11 200,3 122,5

12 106,65 103,12

13 131,6 121,37

14 143,77 140,98

15 122,44 175,46

16 142,89 146,01

Page 28: UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0industrial.uii.ac.id/delsimlab/wp-content/uploads/2018/05/... · Kemudian kita juga mengenal istilah Verifikasi. Verifikasi adalah proses

UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0

Fakultas : Teknologi Industri Pertemuan : 12

Jurusan : Teknik Industri Modul : 6

Kode Mata Kuliah : 52213702 Halaman : 35

Nama Mata Kuliah : Simulasi Komputer Tahun : 2018

27

Data ke- Waktu Menunggu

Historis Simulasi

17 161,52 135,19

18 178,91 141,59

19 139,9 195,27

20 137,16 211,71

21 244,44 168,13

22 160,64 121,01

23 114,65 163,33

24 155,35 153,09

25 164,27 125,14

26 102,24 163,04

27 151,22 115,06

28 170,08 208,34

29 164,38 142,34

30 158,94 169,84

31 207,72 137,33

32 156,64 106,95

33 143,02 163,1

34 171,44 178,46

35 154,79 171,77

1. Buat frekuensi relatif masing-masing data dimana data historsis sebagai

expected data dan data simulasi sebagai actual data, lalu sortir mulai dari

yang paling kecil hingga ke yang paling besar, pastikan total jumlah

frekuensi relatif masing-masing data 35, sesuai dengan jumlah data seperti

pada tabel berikut:

Page 29: UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0industrial.uii.ac.id/delsimlab/wp-content/uploads/2018/05/... · Kemudian kita juga mengenal istilah Verifikasi. Verifikasi adalah proses

UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0

Fakultas : Teknologi Industri Pertemuan : 12

Jurusan : Teknik Industri Modul : 6

Kode Mata Kuliah : 52213702 Halaman : 35

Nama Mata Kuliah : Simulasi Komputer Tahun : 2018

28

Historis (Expected) Sumulasi (Actual)

Waktu

Tunggu

Relative

frequency

Waktu

Tunggu

Relative

frequency

102.24 1 103.12 1

103.62 1 106.95 1

103.89 1 115.06 1

104.84 1 121.01 1

106.65 1 121.37 1

110.06 1 122.5 1

111.7 1 125.14 1

114.65 1 130.03 1

121.77 1 135.19 1

122.44 1 137.33 1

131.6 1 137.69 1

133.87 1 137.81 1

134.24 1 140.98 1

136.28 1 141.59 1

137.16 1 142.34 1

139.9 1 146.01 1

142.89 1 151.93 1

143.02 1 153.09 1

143.77 1 158.13 1

151.22 1 163.04 1

154.79 1 163.1 1

155.35 1 163.33 1

156.64 1 168.13 1

158.94 1 169.84 1

160.64 1 171.05 1

Page 30: UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0industrial.uii.ac.id/delsimlab/wp-content/uploads/2018/05/... · Kemudian kita juga mengenal istilah Verifikasi. Verifikasi adalah proses

UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0

Fakultas : Teknologi Industri Pertemuan : 12

Jurusan : Teknik Industri Modul : 6

Kode Mata Kuliah : 52213702 Halaman : 35

Nama Mata Kuliah : Simulasi Komputer Tahun : 2018

29

Historis (Expected) Sumulasi (Actual)

Waktu

Tunggu

Relative

frequency

Waktu

Tunggu

Relative

frequency

161.52 1 171.77 1

164.27 1 172.3 1

164.38 1 173.28 1

167.06 1 175.46 1

170.08 1 178.46 1

171.44 1 186.14 1

178.91 1 195.27 1

200.3 1 208.34 1

207.72 1 211.71 1

244.44 1 220.49 1

Total 35 35

2. Menentukan Interval Kelas

Interval kelas merupakan selang yang memisahkan kelas yang satu

dengan kelas yang lain. panjang kelas data yang Dalam menentukan

interval kelas, menggunakan data historis sebagai patokannya dan data

simulasi mengikuti.

Rumus interval kelas:

𝐼𝑛𝑡𝑒𝑟𝑣𝑎𝑙 𝐾𝑒𝑙𝑎𝑠 =𝐽𝑎𝑛𝑔𝑘𝑎𝑢𝑎𝑛

𝐽𝑢𝑚𝑙𝑎ℎ 𝐾𝑒𝑙𝑎𝑠

Dimana

𝐽𝑎𝑛𝑔𝑘𝑎𝑢𝑎𝑛 = 𝑑𝑎𝑡𝑎 𝑚𝑎𝑥ℎ𝑖𝑠𝑡𝑜𝑟𝑖𝑠 − 𝑑𝑎𝑡𝑎 𝑚𝑖𝑛ℎ𝑖𝑠𝑡𝑜𝑟𝑖𝑠

= 244,44 − 102,24 = 142,2

𝐽𝑢𝑚𝑙𝑎ℎ 𝐾𝑒𝑙𝑎𝑠 = 1 + 3,3 log 𝑛ℎ𝑖𝑠𝑡𝑜𝑟𝑖𝑠

= 1 + 3,3 log 35

= 6,09542 ≈ 7

Page 31: UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0industrial.uii.ac.id/delsimlab/wp-content/uploads/2018/05/... · Kemudian kita juga mengenal istilah Verifikasi. Verifikasi adalah proses

UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0

Fakultas : Teknologi Industri Pertemuan : 12

Jurusan : Teknik Industri Modul : 6

Kode Mata Kuliah : 52213702 Halaman : 35

Nama Mata Kuliah : Simulasi Komputer Tahun : 2018

30

Maka

𝐼𝑛𝑡𝑒𝑟𝑣𝑎𝑙 𝐾𝑒𝑙𝑎𝑠 =142,2

7

= 20,31

a) Kelas pertama:

Batas bawah: 102,24 (nilai terkecil)

Batas atas: 102,24 + 20,31 = 122,55

Maka interval kelas pertama = 102,24 – 122,55

b) Kelas kedua:

Batas bawah: 122,55 + 0,01 = 122,56

Batas atas: 122,56 + 20,31 = 142,87

Maka interval kelas pertama = 122,56 – 142,87

c) Dan seterusnya

3. Membuat kelas data

Setelah didapatkan interval kelasnya, lalu dibuat distribusi frekuensinya

seperti pada tabel berikut:

WAKTU

TUNGGU

Relative Frequency

Historis (Expected) Simulasi (Actual)

102,24 - 122,55 10 6

122,56 - 142,87 6 9

142,88 - 163,18 10 6

163,19 - 183,50 6 9

183,51 - 203,81 1 2

203,82 - 224,13 1 3

224,13 - 244,44 1 0

Total 35 35

Page 32: UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0industrial.uii.ac.id/delsimlab/wp-content/uploads/2018/05/... · Kemudian kita juga mengenal istilah Verifikasi. Verifikasi adalah proses

UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0

Fakultas : Teknologi Industri Pertemuan : 12

Jurusan : Teknik Industri Modul : 6

Kode Mata Kuliah : 52213702 Halaman : 35

Nama Mata Kuliah : Simulasi Komputer Tahun : 2018

31

4. Menghitung Probabilitas dan Probabilitas Kumulatif

Melakukan perhitungan nilai probabilitas dari masing-masing kelas pada

data historis maupun data simulasi. Rumus perhitungan probabilitas adalah

sebagai berikut:

Probabilitas = Frekuensi Tiap Kelas / Jumlah Data Keseluruhan

Setelah mendapatkan nilai probabilitas masing-masing kelas, kemudian

mencari niai probabilitas kumulatif.

Prob. Kumulatif (kelas pertama) = Prob. Kelas Pertama

Prob. Kumulatif (kelas lainnya) = Prob. Kumulatif Kelas Sebelumnya –

Prob. Kelas Tersebut

Contoh:

Prob. kumulatif kelas ke 2 = Prob. kumulatif kelas ke 1 + Prob. kelas ke 2

Probabilty Probabilitas Komulatif

Historis

(Expected)

Simulasi

(Actual)

Historis

(Expected)

Simulasi

(Actual)

0.285714286 0.171428571 0.285714286 0.171428571

0.171428571 0.257142857 0.457142857 0.428571429

0.285714286 0.171428571 0.742857143 0.6

0.171428571 0.257142857 0.914285714 0.857142857

0.028571429 0.057142857 0.942857143 0.914285714

0.028571429 0.085714286 0.971428571 1

0.028571429 0 1 1

5. Menghitung Chi2 Hitung

Dengan rumus:

𝜒2ℎ𝑖𝑡𝑢𝑛𝑔

= ∑(𝑂𝑖 − 𝐸𝑖)

2

𝐸𝑖

Page 33: UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0industrial.uii.ac.id/delsimlab/wp-content/uploads/2018/05/... · Kemudian kita juga mengenal istilah Verifikasi. Verifikasi adalah proses

UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0

Fakultas : Teknologi Industri Pertemuan : 12

Jurusan : Teknik Industri Modul : 6

Kode Mata Kuliah : 52213702 Halaman : 35

Nama Mata Kuliah : Simulasi Komputer Tahun : 2018

32

𝑂𝑖 = 𝑑𝑎𝑡𝑎 𝑜𝑏𝑠𝑒𝑟𝑣𝑎𝑠𝑖 (𝑑𝑎𝑡𝑎 𝑠𝑖𝑚𝑢𝑙𝑎𝑠𝑖)

𝐸𝑖 = 𝑑𝑎𝑡𝑎 ℎ𝑎𝑟𝑎𝑝𝑎𝑛 (𝑑𝑎𝑡𝑎 ℎ𝑖𝑠𝑡𝑜𝑟𝑖𝑠)

6. Menghitung Chi2 Tabel

Chi kuadrat tabel = CHIINV(probability;deg_freedom)

= CHIINV (probabilitas alfa; jumlah kelas - 1)

= 12,5916

7. Kesimpulan Validasi Antrian

Menganalisis hasil perhitungan

Jika Chi kuadrat Hitung < Chi kuadrat Table, H0 Diterima

Jika Chi kuadrat Hitung > Chi kuadrat Table, H0 Ditolak

= IF(Chi hitung < Chi tabel ;"DITERIMA";"DITOLAK")

Kesimpulan Validasi Antrian:

1. Model valid ketika validasi pada waktu tunggu semua queue sudah valid

2. Jika terdapat waktu tunggu pada salah satu queue yang tidak valid, maka

perlu di lakukan perbaikan model, jika masih belum di lakukan

pengambilan data model ulang.

3. Jika sudah melakukan pengambilan data ulang, model belum valid maka

di lakukan validasi asumsi, baik itu asumsi struktur maupun asumsi data.

Page 34: UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0industrial.uii.ac.id/delsimlab/wp-content/uploads/2018/05/... · Kemudian kita juga mengenal istilah Verifikasi. Verifikasi adalah proses

“Push Yourself Until the Limit” DELSIM Lab 2017-2018(Genap) ©

STUDI KASUS 1

Diketahui data historis dari PT Delsim Star adalah sebagai berikut:

Hari Total Output Hari Total Output

1 19 16 18

2 19 17 18

3 19 18 19

4 19 19 18

5 19 20 18

6 18 21 19

7 19 22 19

8 18 23 19

9 18 24 20

10 18 25 18

11 19 26 20

12 18 27 19

13 19 28 19

14 19 29 19

15 17 30 19

Tugas anda:

Validasi model yang telah dibuat. Selamat mengerjakan.

Page 35: UNIVERSITAS ISLAM INDONESIA FM-UII-AA-FKU-01/R0industrial.uii.ac.id/delsimlab/wp-content/uploads/2018/05/... · Kemudian kita juga mengenal istilah Verifikasi. Verifikasi adalah proses

“Push Yourself Until the Limit” DELSIM Lab 2017-2018(Genap) ©

STUDI KASUS 2

Diketahui data historis dari PT DelMint adalah sebagai berikut:

Hari Total Output Hari Total Output

1 44 16 43

2 43 17 44

3 43 18 45

4 44 19 43

5 43 20 42

6 42 21 44

7 42 22 43

8 44 23 43

9 43 24 44

10 44 25 43

11 44 26 42

12 43 27 43

13 42 28 44

14 43 29 43

15 43 30 42

Tugas anda:

Validasi model yang telah dibuat. Selamat mengerjakan.