rlog2_t
DESCRIPTION
mantapTRANSCRIPT
5. Register Serial Input Paralel Output
5.1. Register SIPO
Register SIPO adalah sebuah register yang meneruskan input serial
menjadi paralel yang dikendalikan oleh sinyal clock CLK. Komponen ini
sebenarnya merupakan D FF yang dipasang seri sebanyak 8 buah dengan
sinyal clock yang dijadikan satu
gambar 5.1 SIPO 74LS164
Tabel Kebenaran
MR CLK A B Q0 ------ Q71 X X X 0 0 01 0 X X NC NC NC0 Raise 1 1 1 shift Shift0 Raise 0 X 0 shift Shift0 Raise X 1 0 shift Shift
Keterangan:
NC : No Change
6. Multiplekser
Dasar-dasar teknik digit 18
6.1. Multiplekser analog
Multiplekser adalah perangkat yang memindahkan beberapa masukan
menjadi 1 keluaran. Untuk multiplekser analog ini, input dan output nya
dalam bentuk analog dengan kisaran dari – VEE sampai + VDD
Contoh multiplekser analog : 4051
gambar 6.1 MUX 4051
Tabel kebenaran
INH C B A OUT1 x x x -0 0 0 0 IN00 0 0 1 IN10 0 1 0 IN20 0 1 1 IN30 1 0 0 IN40 1 0 1 IN50 1 1 0 IN60 1 1 1 IN7
6.2. Multiplekser digital
Dasar-dasar teknik digit 19
Untuk multiplekser digital, input dan outputnya dalam bentuk digital
dengan logika ‘0’ untuk 0 volt dan logika ‘1’ untuk 5 volt
Contoh multiplekser digital : 74LS157
gambar 6.2 MUX 74LS157
Tabel Kebenaran
G -A/B XB XA YX
1 x x x 00 1 x 0 00 1 x 1 10 0 0 x 00 0 1 x 1
7. BCD To 7 Segment
Dasar-dasar teknik digit 20
7. 1. BCD To 7 Segment Common Anode
IC logika yang digunakan untuk menampilkan bilangan BCD ke 7
segmen adalah 74XX47 atau 74XX247 untuk common anode dan
74XX48 atau 74XX248 untuk common cathode.
gambar 7.1. BCD To 7 Segment Common anode
Tabel Kebenaran
LT BI RBI D C B A g f e d c b a0 1 1 x x x X 0 0 0 0 0 0 01 0 1 x x x x - - - - - - -1 1 0 x x x x - - - - - - -1 1 1 0 0 0 0 1 0 0 0 0 0 01 1 1 0 0 0 1 1 1 1 1 0 0 11 1 1 0 0 1 0 0 1 0 0 1 0 01 1 1 0 0 1 1 0 1 1 0 0 0 01 1 1 0 1 0 0 0 0 1 1 0 0 11 1 1 0 1 0 1 0 0 1 0 0 1 01 1 1 0 1 1 0 0 0 0 0 0 1 01 1 1 0 1 1 1 1 1 1 1 0 0 01 1 1 1 0 0 0 0 0 0 0 0 0 01 1 1 1 0 0 1 0 0 0 0 1 0 01 1 1 1 0 1 0 0 1 0 0 1 1 11 1 1 1 0 1 1 0 1 1 0 0 1 11 1 1 1 1 0 0 0 0 1 1 1 0 11 1 1 1 1 0 1 0 0 1 0 1 1 01 1 1 1 1 1 0 0 0 0 0 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1 1
7.2. BCD To 7 Segment Common Cathode
Dasar-dasar teknik digit 21
gambar 7.2. BCD To 7 Segment Common cathode
Tabel Kebenaran
LT BI RBI D C B A G f e d c b a0 1 1 x X x X 1 1 1 1 1 1 11 0 1 x x x x - - - - - - -1 1 0 x x x x - - - - - - -1 1 1 0 0 0 0 0 1 1 1 1 1 11 1 1 0 0 0 1 0 0 0 0 1 1 01 1 1 0 0 1 0 1 0 1 1 0 1 11 1 1 0 0 1 1 1 0 0 1 1 1 11 1 1 0 1 0 0 1 1 0 0 1 1 01 1 1 0 1 0 1 1 1 0 1 1 0 11 1 1 0 1 1 0 1 1 1 1 1 0 11 1 1 0 1 1 1 0 0 0 0 1 1 11 1 1 1 0 0 0 1 1 1 1 1 1 11 1 1 1 0 0 1 1 1 1 1 0 1 11 1 1 1 0 1 0 1 0 1 1 0 0 01 1 1 1 0 1 1 1 0 0 1 1 0 01 1 1 1 1 0 0 1 1 0 0 0 1 01 1 1 1 1 0 1 1 1 0 1 0 0 11 1 1 1 1 1 0 1 1 1 1 0 0 01 1 1 1 1 1 1 0 0 0 0 0 0 0
Dasar-dasar teknik digit 22