simulasi phase locked loop orde 2

“SIMULASI PHASE LOCKED LOOP ORDE 2

UNTUK MODUL PRAKTIKUM”

TUGAS AKHIR

Diajukan Untuk Memenuhi Syarat Akademik

Pada Program Strata-1

Jurusan Teknik Elektro, Konsentrasi Telekomunikasi

Disusun Oleh :

ASTYAN SINGADILAGA

2212081029

JURUSAN TEKNIK ELEKTRO

FAKULTAS TEKNIK

UNIVERSITAS JENDERAL AHMAD YANI

CIMAHI

2012

LEMBAR PENGESAHAN

SIMULASI PHASE LOCKED LOOP ORDE 2

UNTUK MODUL PRAKTIKUM

Oleh:

ASTYAN SINGADILAGA

2212081029

Tugas Akhir ini telah disahkan dan disetujui

Cimahi, , 2012

Pembimbing :

SUSANTO SAMBASRI, ST., MT.

NID. 412124569

Ketua Jurusan T. Elektro :

YUDA BAKTI ZAINAL, ST., MT.

NID. 412148369

i

ABSTRACT

Phase Locked Loop (PLL) is one circuit that is in a telecommunications system.

This circuit can be used for filtering, frequency shifting, motor speed control,

frequency modulation, demodulation, signal detection, and other applications. Its

realization is relatively inexpensive making it the most frequently used in

telecommunication circuits. Therefore as a student majoring in electrical

engineering, we should have enough knowledge about how the PLL to work, what

parameters are available to it and how the characteristics of the PLL and how to

apply it. To help the matter, the final project was designed second order PLL

simulation using matlab. The initial steps in the design of the simulation is to

study the working of the system second order PLL, after which the work system is

modeled into Simulink Matlab. Graphic User Interface (GUI) is an interface used

in this simulator. This simulator can be used for testing, design and provide

examples of the application of second order PLL. Last simulator tested to

determine whether the simulator works according to the design or not. The test

results demonstrate the simulator works in accordance with the design.

Keywords: Phase Locked Loop, Simulink Matlab, Graphic User Interface.

ABSTRAKSI

Phase Locked Loop (PLL) adalah salah satu rangkaian yang ada dalam

sebuah sistem telekomunikasi. Rangkaian ini dapat digunakan untuk filtering,

pengeser frekuensi, kontrol kecepatan motor, modulasi frekuensi, demodulasi,

deteksi sinyal, dan aplikasi lainnya. Realisasinya relatif murah sehingga

menjadikannya paling sering digunakan dalam sirkit telekomunikasi. Oleh karena

itu sebagai mahasiswa jurusan elektro, kita harus memiliki pengetahuan yang

cukup tentang bagaimana PLL bekerja, parameter apa saja yang ada padanya dan

bagaimana karakteristik PLL serta bagaimana cara mengaplikasikannya. Untuk

membantu hal tersebut maka pada tugas akhir ini dirancang simulasi PLL orde

dua dengan menggunakan matlab. Langkah awal yang dilakukan pada

perancangan simulasi adalah mempelajari sistem kerja dari PLL orde dua, setelah

itu sistem kerja tersebut dimodelkan kedalam Simulink Matlab. Graphic User

Interface (GUI) adalah interface yang digunakan dalam simulator ini. Simulator

ini bisa digunakan untuk pengujian, perancangan dan memberikan contoh dari

pengaplikasian PLL orde dua. Terakhir simulator diuji untuk mengetahui apakah

simulator bekerja sesuai rancangan atau tidak. Hasil pengujian memperlihatkan

simulator bekerja sesuai dengan rancangannya.

Kata kunci : Phase Locked Loop, Simulink Matlab, Graphic User

Interface.

ii

KATA PENGANTAR

Alhamdulillahi rabbil‟alamin. Segala puji bagi Allah, Tuhan semesta alam.

Shalawat dan salam kita haturkan untuk junjungan kita Nabi Muhammad saw.,

kerabat dan para sahabatnya.

Pembuatan laporan tugas akhir yang berjudul “SIMULASI PHASE

LOCKED LOOP ORDE 2 UNTUK MODUL PRAKTIKUM” ini disusun

sebagai syarat bagi penulis untuk mendapatkan gelar Sarjana Tenik di jurusan

Teknik Elektro Universitas Jendral Ahcmad Yani. Sekali lagi penulis sangat

bersyukur karena pada akhirnya dapat menyelesaikan pembuatan tugas akhir

dengan baik, karena pada awalnya tidak yakin akan dapat mengerjakan tugas berat

ini secara mandiri. Beberapa masalah dan kendala yang terjadi selama proses

pengerjaan penulis anggap sebagai pengalaman yang sangat berharga.

Penulis menyadari bahwa dalam menyelesaikan tugas akhir ini tidak

terlepas dari bantuan dari berbagai pihak baik secara moril maupun materi. Pada

kesempatan ini penulis tak lupa untuk mengucapkan terimakasih yang sebesar-

besarnya kepada:

1. Kedua Orangtua yang telah memberikan dorongan moril serta materil

hingga penulis dapat menyelesaikan tugas akhir ini.

2. Bapak Susanto Sambasri, ST., MT. sebagai dosen pembimbing yang sabar

membimbing penulis hingga dapat menyelesaikan tugas akhir ini.

3. Anak-anak Teknik Elektro khususnya angkatan 2008-2009 yang telah

memberikan dukungan moril.

4. Semua pihak yang telah membantu yang tidak dapat penulis sebutkan satu-

persatu.

Akhirnya penulis berharap, laporan tugas akhir yang penulis kerjakan ini

dapat bermanfaat bagi mahasiswa teknik elektro. Saran dan kritik yang

membangun sangat penulis harapkan demi kemajuan bersama karena masih

banyak kekurangan dan kelemahan yang ada pada tugas akhir ini.

Selain itu penulis juga ingin mengucapkan permohonan maaf yang

sebesar-besarnya kepada seluruh pihak yang ada di kampus UNJANI, apabila

pada saat pengerjaan Tugas Akhir ini penulis banyak melakukan kesalahan, baik

iii

yang disengaja ataupun tidak. Sekali lagi penulis mengucapkan terimakasih yang

sebesar besarnya.

Cimahi, Agustus 2012

Penulis

iv

DAFTAR ISI

ABSTRACT .......................................................................................................... i

KATA PENGANTAR .......................................................................................... ii

DAFTAR ISI ......................................................................................................... iv

DAFTAR GAMBAR ............................................................................................ vi

BAB I PENDAHULUAN ..................................................................................... 1

1.1. Latar Belakang Masalah ..................................................................... 1

1.2. Rumusan Masalah .............................................................................. 1

1.3. Batasan Masalah ................................................................................. 1

1.4. Tujuan ................................................................................................. 2

1.5. Sistematika Pembahasan .................................................................... 2

BAB II TINJAUAN PUSTAKA ........................................................................... 4

2.1. Phase Locked Loop (PLL) .................................................................. 4

2.1.1. Prinsip Kerja ............................................................................. 5

2.1.2. Detektor Fase............................................................................ 6

2.1.3. Low Pass Filter ......................................................................... 7

2.1.4. Voltage Controlled Oscillator .................................................. 9

2.1.5. Daerah Penguncian/Tracking ................................................... 10

2.1.6. Fungsi transfer terbuka Phase Locked Loop (PLL) ............... 11

2.1.7. Fungsi transfer tertutup Phase Locked Loop (PLL) .............. 12

2.1.8. Kegunaan Phase Locked Loop (PLL) .................................... 14

BAB III PERANCANGAN SISTEM ................................................................. 16

3.1. Simulator .......................................................................................... 16

3.2. Simulator Pengujian PLL ................................................................. 16

3.2.1. Voltage Controlled Oscillator (VCO) ..................................... 17

3.2.2. Phase Detector ........................................................................ 18

3.2.3. Low Pass Filter (LPF) ............................................................. 19

3.3. Simulator Perancangan PLL ............................................................ 20

3.4. Simulator Aplikasi PLL ................................................................... 21

3.4.1. Aplikasi PLL sebagai modulator FM ...................................... 21

3.4.2. Aplikasi PLL sebagai demodulator FM .................................. 22

v

3.4.3. Aplikasi PLL sebagai frekuensi multiplier ............................. 23

3.5. Pengaturan Simulasi ......................................................................... 25

3.6. Graphic User Interface untuk Simulator .......................................... 25

BAB IV HASIL PENGUJIAN DAN ANALISA ............................................... 28

4.1. Hasil Pengujian ............................................................................... 28

4.2. Hasil Simulasi Pengujian ................................................................. 30

4.2.1. Fase step .................................................................................. 30

4.2.2. Frekuensi step ......................................................................... 33

4.2.3. Fase step dan Frekuensi step ................................................... 36

4.3. Hasil Simulasi Perancangan ............................................................. 38

4.4. Hasil Simulasi Aplikasi .................................................................... 40

4.4.1. Modulator FM ......................................................................... 40

4.4.2. Demodulator FM ..................................................................... 41

4.4.3. Frekuensi Multiplier ................................................................ 41

BAB V PENUTUP .............................................................................................. 43

5.1. Kesimpulan ...................................................................................... 43

5.2. Saran ................................................................................................. 43

DAFTAR PUSTAKA ......................................................................................... 44

LAMPIRAN

1. Kode Matlab Simulator Pengujian

2. Kode Matlab Simulator Perancangan

3. Kode Matlab Simulator Aplikasi

a. Modulator

b. Demodulator

c. Multiplier

vi

DAFTAR GAMBAR

Gambar 2.1. Blok diagram dasar PLL ................................................................ 4

Gambar 2.2. multiplier ........................................................................................ 6

Gambar 2.3. Detektor fase .................................................................................. 7

Gambar 2.4. Low pass filter orde satu ................................................................ 7

Gambar 2.5. Low pass filter lead-lag .................................................................. 8

Gambar 2.6. Fungsi frekuensi terhadap tegangan VCO ..................................... 9

Gambar 2.7. blok diagram PLL .......................................................................... 10

Gambar 2.8. daerah penguncian/tracking PLL ................................................... 10

Gambar 2.9. fungsi transfer terbuka PLL ........................................................... 11

Gambar 2.10. fungsi transfer PLL ...................................................................... 11

Gambar 2.11. step respon PLL orde 2 ................................................................ 13

Gambar 2.12. PLL sebagai modulator FM ........................................................ 14

Gambar 2.13. PLL sebagai demodulator FM ..................................................... 14

Gambar 2.14. PLL sebagai penkondisi sinyal ..................................................... 15

Gambar 2.15. PLL sebagai frekuensi sythesizer/multiplier ................................ 15

Gambar 3.1. Simulink Matlab untuk simulator PLL .......................................... 16

Gambar 3.2. Simulink Matlab untuk VCO ......................................................... 17

Gambar 3.3. Simulink Matlab untuk phase detector ......................................... 18

Gambar 3.4 Simulink Matlab untuk aplikasi PLL sebagai modulator FM ......... 22

Gambar 3.5. Simulink Matlab untuk aplikasi PLL sebagai demodulator FM .... 23

Gambar 3.6. Simulink Matlab untuk pembagi 2 frekuensi ................................. 24

Gambar 3.7. Simulink Matlab untuk aplikasi PLL sebagai frekuensi multiplier 24

Gambar 3.8. interface utama ............................................................................... 25

Gambar 3.9. interface pengujian PLL orde 2 ...................................................... 26

Gambar 3.10. interface perancangan PLL orde 2 ............................................... 26

Gambar 3.11. interface aplikasi PLL orde 2 ....................................................... 27

Gambar 4.1. Step respon 1 Hz terhadap berbagai nilai zeta pada dan

. ............................................................................................................ 28

Gambar 4.2. Step respon 0,1 Hz terhadap berbagai nilai zeta pada dan

. ............................................................................................................ 29

vii

Gambar 4.3. Respon fase pada fase step 1 radian dengan dan

. ............................................................................................................ 30

Gambar 4.4. Respon fase pada fase step 10o dengan dan . .... 31




Gambar 4.8. Respon frekuensi pada frekuensi step 0,1 Hz dengan dan

. ............................................................................................................. 33


. ............................................................................................................. 33


.............................................................................................................. 34


. ............................................................................................................. 34

Gambar 4.12. Respon frekuensi pada frekuensi step 1Hz dengan dan

. ................................................................................................................. 35


. ............................................................................................................... 35

Gambar 4.14. Respon frekuensi pada frekuensi step 0,1 Hz dan fase step 90o pada

, dengan zeta = 0,707, dan ......................................... 36

Gambar 4.15. Respon frekuensi-galat fase pada frekuensi step 0,1 Hz dan fase

step 90o pada , dengan zeta = 0,707, dan .................... 36

Gambar 4.16. Respon frekuensi pada frekuensi step 1 Hz dan fase step 90o pada

, dengan zeta = 0,707, dan ......................................... 37

Gambar 4.17. Respon frekuensi-Galat fase pada frekuensi step 1 Hz dan fase step

90o pada , dengan zeta = 0,707, dan .......................... 37

Gambar 4.18. Perancangan PLL dengan K = 1000 ............................................. 38

Gambar 4.19. Perancangan PLL dengan K = 10000 ........................................... 39

Gambar 4.18. Frekuensi modulasi dengan fi = 100 Hz dan fc =1000 Hz. ........... 40

Gambar 4.19. Demodulasi FM dengan fi = 100 Hz dan fc =1000 Hz. ................ 41

Gambar 4.20. Sinyal referensi dikali 2................................................................ 41

Gambar 4.21. Sinyal referensi dikali 4................................................................ 42

1

BAB I

PENDAHULUAN

1.1. Latar Belakang Masalah

Pada sistem telekomunikasi umumnya terdapat perangkat transmitter dan

receiver yang ada di pengirim dan penerima. Phase Locked Loop (PLL) adalah

salah satu rangkaian yang ada dalam sebuah sistem telekomunikasi. Rangkaian ini

dapat digunakan untuk filtering, penggeser frekuensi, kontrol kecepatan motor,

modulasi frekuensi, demodulasi, deteksi sinyal, dan aplikasi lainnya. Realisasinya

relatif murah sehingga menjadikannya paling sering digunakan dalam sirkit

telekomunikasi. Oleh karena hal tersebut sebagai mahasiswa jurusan elektro, kita

harus memiliki pengetahuan yang cukup tentang PLL. Untuk mendapatkan hal

tersebut ada dua hal yang harus dilakukan yaitu membaca buku yang membahas

PLL dan melakukan praktikum PLL.

1.2. Rumusan Masalah

Untuk mengetahui PLL, maka kita harus memahami bagaimana PLL

dirancang, cara kerjanya, parameter apa saja yang ada padanya, apa peran

parameter-parameter tersebut, daerah kunciannya. Bagaimana responnya terhadap

frekuensi step, fase step, frekuensi step dan fase step, perubahan frekuensi yang

lambat, dan noise dari input. Selain itu Berapakah besarnya perubahan frekuensi

yang masih bisa di kunci oleh suatu PLL, serta bagaimana cara

mengaplikasikannya.

1.3. Batasan Masalah

Untuk menghindari pembahasan yang terlalu luas dan untuk memberi

ruang lingkup, maka penulisan tugas akhir ini hanya akan membahas:

Bagaimana merancang PLL orde dua.

Bagaimana PLL orde dua bekerja.

Menguji PLL orde dua dengan perubahan frekuensi dan fase.

Mengaplikasikan PLL orde dua sebagai modulator FM, demodulator FM

dan frekuensi multiplier.

2

1.4. Tujuan

Sehubungan dengan masalah diatas, maka penulis mencoba merancang

modul praktikum simulasi Phase Locked Loop (PLL) orde dua dengan Matlab.

Simulasi ini akan memberikan gambaran tentang cara kerja PLL orde dua,

parameter-parameter apa saja yang ada didalamnya. Perancangan PLL. Pengujian

terhadap PLL serta aplikasinya sebagai modulator FM, demodulator FM dan

frekuensi multiplier.

.

1.5. Sistematika Pembahasan

Pembahasan dalam Tugas Akhir ini disusun berdasarkan Sistematika

pembahasan sebagai berikut :

BAB I PENDAHULUAN.

Pada bab ini berisi latar belakang masalah, rumusan masalah, batasan masalah,

tujuan dan sistematika pembahasan simulasi Phase Locked Loop (PLL) orde dua

untuk modul praktikum.

BAB II TINJAUAN PUSTAKA

Bagian ini berisi tentang teori-teori yang memberikan gambaran tentang

bagaimana Phase Locked Loop (PLL) bekerja.

BAB III PERANCANGAN SISTEM

Pada bab ini akan membahas tentang perancangan simulasi Phase Locked Loop

(PLL) orde dua, mulai dari sistem utama sampai dengan sub sistemya.

BAB IV HASIL PENGUJIAN DAN ANALISA

Bagian ini berisi tentang hasil dan analisa dari simulasi PLL orde dua dengan

matlab, mulai dari simulasi pengujian, simulasi perancangan sampai dengan

simulasi aplikasinya.

3

BAB V PENUTUP

Bagian ini berisi kesimpulan dari proses perancangan dan hasil simulasi PLL orde

dua dan saran pengembangan yang masih bisa diwujudkan dari simulasi PLL orde

dua ini.

4

BAB II

TINJAUAN PUSTAKA

2.1. Phase Locked Loop (PLL) [1]

Phase Locked Loop (PLL) adalah suatu sistem kendali umpan balik

negatif, PLL secara otomatis akan menyesuaikan fase dari suatu sinyal yang

dibangkitkan di sisi keluaran dengan suatu sinyal dari luar di sisi masukannya,

dengan kata lain, PLL akan menghasilkan sinyal keluaran dengan frekuensi yang

sama dengan sinyal masukan. Blok diagram dasar dari suatu PLL ditunjukkan

pada Gambar (1).

.Gambar 2.1. Blok diagram dasar PLL [2]

Dari blok diagram pada Gambar (2.1), terlihat tiga buah blok utama

penyusun PLL. Masing-masing blok akan dipaparkan sebagai berikut.

Phase Detector (PD), merupakan suatu unit non-linear yang

membandingkan fase keluaran PLL dengan fase sinyal referensi. Keluaran

PD adalah galat fase antara sinyal masukan dan keluaran.

Loop Filter (LF), umumnya adalah lowpass filter, berfungsi untuk

meredam sinyal frekuensi tinggi, keluaran dari PD sehingga memberikan

tegangan control dc yang bagus ke bagian VCO. Pemilihan LF akan

mempengaruhi dinamika dari PLL.

5

Voltage Controlled Oscillator (VCO), merupakan unit non-linear yang

akan membangkitkan suatu sinyal dimana frekuensinya ditentukan oleh

besarnya tegangan control di masukan VCO.

Secara garis besar, VCO akan menghasilkan sinyal yang frekuensinya

ditentukan dari bagian LF. Bagian LF mendapat masukan berupa galat fase antara

sinyal masukan dengan sinyal keluaran PLL. Sehingga akan diperoleh sinyal

keluaran yang frekuensinya „terkunci‟ terhadap sinyal referensi di bagian

masukan.

2.1.1. Prinsip kerja [2]

Loop dalam keadaan “terkunci“ jika frekuensi sinyal masukan(referensi)

dan frekuensi VCO identik (fS = fO);

Serta beda fase relatif θe = θs – θo ditentukan oleh karakteristik detektor

fase dan oleh penyimpangan fS dari frekuensi free running ff (yang

didefenisikan dengan tegangan kendali Vd = 0 ) dari VCO.

Kalau sinyal masuk mempunyai fS = ff , tegangan kendali ke VCO

akan tetap sama dengan nol. Fase θo dari VCO akan mengatur sendiri

untuk menghasilkan beda fase θe = θs – θo , yang akan menghasilkan

keluaran nol pada detektor fase. Sudut θe mungkin 90° atau 180°,

tergantung pada jenis rangkaian detektor fase.

Jika frekuensi masuk berubah sehingga fs ≠ ff, beda fase θe harus cukup

berubah untuk menghasilkan kendali Vd tegangan yang akan menggeser

frekuensi VCO ke fo=fs. Daerah frekuensi yang dimungkinkan oleh

pengendalian tersebut merupakan fungsi dari komponen–komponen loop.

Suatu pembagi frekuensi yang dapat dipilih dapat disisipkan ke dalam loop

antara titik a dan b. Kalau perbandingan pembagi sama dengan n, maka

frekuensi VCO fo=n.fs. Dengan ini berarti VCO dapat membangkitkan

kelipatan frekuensi masuk dengan hubungan fase yang teliti antara dua

tegangan.

6

2.1.2. Detektor Fase [3]

Secara sederhana, detektor fase adalah sebuah pengali dua sinyal yang

mempunyai penguatan (Kd). Seperti gambar (2.2) dibawah ini.

Gambar 2.2. multiplier

Misalkan :

( ) ( ( ))

( ) ( ( ))

Maka :

( ) ( ( )) ( ( ))

Dengan manipulasi trigonometri didapat:

( )

( ( ) ( ))

( ( ) ( )) ( )

Pada persamaan diatas, dapat dilihat bahwa pengali sinyal terdiri dari dua

komponen, komponen pertama (yang dicetak biru) adalah fungsi dari perbedaan

fase kedua sinyal, dan komponen kedua memiliki frekuensi dua kali sinyal input

( ) ditambah penjumlahan dari dua fase input. Dengan menambahkan suatu

low pass fitter pada sisi keluaran seperti pada gambar (2.3), yang hanya

meloloskan frekuensi rendah sinyal input, maka akan didapat sebuah detektor

fase yang diperlukan untuk merancang PLL.

Gambar 2.3. Detektor fase

7

2.1.3. Low Pass Filter

Gambar (2.4) memperlihatkan sebuah low pass filter orde 1. Dimana

tegangan keluaran bisa diperoleh dengan menggunakan hukum ohm dalam

domain frekuensi sebagai berikut:

( ) ( )

Dengan penyederhanaan didapat:

( ) ( )

Sehingga:

( ) ( )

( )

( )

Dengan:

Maka:

( )

Gambar 2.4. Low pass filter orde satu

8

Gambar (2.5) memperlihatkan sebuah low pass filter orde 1 tipe lead-lag.

Dimana tegangan keluaran bisa diperoleh dalam domain frekuensi sebagai

berikut:

( ) ( )

Dengan penyederhanaan didapat:

( ) ( )

Sehingga:

( ) ( )

( )

Dengan:

Maka:

( )

( ) ( )

Gambar 2.5. Low pass filter lead-lag

9

2.1.4. Voltage Controled Oscillator (VCO)

Fungsi frekuensi terhadap tegangan pada sebuah VCO dapat digambarkan

seperti gambar (2.6).

Gambar 2.6. Fungsi frekuensi terhadap tegangan VCO

Dari gambar (2.6) Didapat:

Apabila:

Maka:

Dengan mengintegralkan dengan waktu didapat fase keluaran VCO:

( ) ∫ ( )

( ) ∫

( ) ∫

Jika diambil perubahan fase saja maka didapat:

( ) ∫

Dalam domain frekuensi didapat:

( )

( )

10

Gambar 2.7. blok diagram PLL

Dilihat dari sistem PLL seperti pada gambar (2.7) didapat:

( )

( ( ) ( ))

( )

( ( ) ( ))

( )

( )

( )

Dengan:

Maka:

( ) ( )

( ) ( )

2.1.5. Daerah Penguncian/Tracking

Daerah dimana frekuensi free running masih mampu mengejar perubahan

frekuensi input.

Gambar 2.8. daerah penguncian/tracking PLL

11

2.1.6. Fungsi transfer terbuka Phase Locked Loop (PLL)

Gambar 2.9. fungsi transfer terbuka PLL

( )

( )

( ) ( )

( )

( )

( )

2.1.7. Fungsi transfer tertutup Phase Locked Loop (PLL)

Gambar 2.10. fungsi transfer PLL

( ) ( ( ) ( )) ( )

( )( ( )) ( ) ( )

( )

( )

( )

( ) ( )

Dengan memasukan persamaan 2.6 maka didapat:

( ) ( )

( )

Dengan memasukan persamaan 2.3 maka didapat:

s

sx

s

sKs

s

sK

sH)(1

)(1

)(1

1

)(1

1

)(21

21

21

2

21

2

12

sKss

sKsH

221

2

1.)(1

1.)(

sKKss

sKsH

2

2

21

2

)(

1.)(

2112

22

2

21

2

2

21

2

1

1)(

)1()(

1.)(

Ks

Ks

sKsH

KsKs

sKsH

(2.7)

Pole PLL orde dua dinyatakan dengan:

( )

Sehingga ( )adalah:

( ) (

)

( )

Step respon PLL orde dua dalam berbagai nilai dan serta

(normalisasi) diperlihatkan dalam gambar (2.11).

13

Gambar 2.11. step respon PLL orde 2 [4]

Dari persamaan (2.7) dan (2.9) didapat suatu PLL orde dua:

√

( )

Dan rasio redaman adalah:

(

) ( )

14

2.1.8. Kegunaan Phase Locked Loop (PLL)

FM Modulator

Gambar 2.12. PLL sebagai modulator FM

FM Demodulator

Gambar 2.13. PLL sebagai demodulator FM

𝒇𝒓

m(t) informasi

Output

𝑆𝐹𝑀 (𝑡) Output

m(t)

𝑓𝑐𝑎𝑟𝑖𝑒𝑟

15

Pengkondisi sinyal

Gambar 2.14. PLL sebagai pengkondisi sinyal

Frekuensi Synthesizer/Multiplier

Gambar 2.15. PLL sebagai frekuensi sythesizer/multiplier

16

BAB III

PERANCANGAN SISTEM

3.1. Simulator

Simulator terdiri dari 3 bagian utama yaitu:

Simulator pengujian PLL

Simulator perancangan PLL

Simulator aplikasi PLL

Pembagian kedalam tiga bagian ini bertujuan untuk memudahkan

simulator dalam penggunaannya.

3.2. Simulator Pengujian PLL

Pada bagian ini PLL akan diuji dengan perubahan frekuensi, perubahan

fase, dan berbagai nilai zeta, K dan omega-n. Simulink Matlab dari simulator

pengujian PLL adalah sebagai berikut:

Gambar 3.1. Simulink Matlab untuk simulator PLL

17

Dibawah ini adalah penjelasan setiap sub sistem dari simulator pengujian

PLL.

3.2.1 Voltage Controlled Oscillator (VCO)

Pada simulator pengujian PLL dibutuhkan pembangkit sinyal sinusoidal

yang frekuensi dan fasenya bisa diatur, oleh karena itu dalam tugas akhir ini

dibuat simulator VCO yang memiliki input nilai frekuensi dan nilai fase.

Sedangkan pada outputnya dirancang untuk menghasilkan dua sinyal sinusoidal

yang berbeda 90o, hal ini dilakukan untuk mendapatkan nilai fase yang tepat dari

sinyal tersebut setiap waktunya. Gambar (3.2) adalah sub sistem Simulink Matlab

dari VCO.

Gambar 3.2. Simulink Matlab untuk VCO [5]

Dari gambar diatas terlihat input 1 (freq) adalah nilai yang menentukan

frekuensi yang akan dihasilkan (output sin dan cos), sedangkan input 2 (phase)

adalah nilai yang menentukan fase awal ataupun perubahan fase dari sinyal yang

akan dihasilkan (output sin dan cos). Cara kerja dari blok diagram VCO adalah

sebagai berikut:

Nilai frekuensi yang masuk diintegralkan dengan waktu atau secara

matematis keluaran integrator adalah .

Pada blok gain, nilai dari integrator dikalikan dengan ko, dimana ko

bernilai . Sehingga keluarannya adalah . Nilai ko tersebut

18

bertujuan untuk menghasilkan sinyal yang mempunyai frekuensi , oleh

karena pada matlab satuan yang dipakai fungsi trigonometri adalah radian.

Pada blok penjumlahan menghasilkan

Terakhir blok fungsi trigonometri menghasilkan sinyal sinusoidal dengan

frekuensi dan fase sesuai dengan nilai input, atau secara matematis sinyal

yang dihasilkan adalah ( ) ( ) .

3.2.2 Phase Detector

Blok ini berfungsi menghitung perbedaan fase antara dua sinyal dari

inputnya. Sub blok Simulink Matlab dari phase detector adalah sebagai berikut:

Gambar 3.3. Simulink Matlab untuk phase detector [5]

Dari gambar (3.1) terlihat bahwa kedua input detektor fase berasal dari

VCO yang dilewatkan melalui blok real-image to complex sehingga menjadi

bilangan kompleks. Pada gambar diatas kedua bilangan kompleks tersebut dirubah

menjadi fase, kemudian dihitung perbedaan fasenya. Perbedaan fase secara aktual

tidak dapat lebih dari radian atau 180o dan tidak dapat kurang dari radian,

tetapi hasil perhitungan secara matematis dapat menghasilkan perbedaan fase

lebih besar dari radian dan kurang dari radian. Oleh karena itu hasil

perhitungan secara matematis tersebut harus di proses lagi agar menghasilkan

perbedaan fase yang aktual. Proses tersebut dilakukan dengan membuat sebuah

blok fungsi logika, didalam blok tersebut dibuat fungsi logika, jika nilai yang

19

masuk lebih dari maka dikurangi dengan , jika nilai yang masuk kurang dari

maka ditambah dengan dan jika nilai yang masuk bernilai diantara dan

– maka keluaran dari blok ini adalah sama dengan nilai yang masuk. Pada kode

matlab logika tersebut dapat ditulis dengan “(u(1)>pi)*(u(1)-2*pi)+(u(1)<-

pi)*(u(1)+2*pi)+((u(1)<=pi)&&(u(1)>=-pi))*u(1)”.

3.2.3 Low Pass Filter (LPF)

Blok ini adalah penentu dari karakteristik sebuah PLL. LPF yang

digunakan dalam tugas akhir ini adalah LPF tipe lead-lag. Seperti telah

dikemukakan diatas bahwa simulator ini akan menguji PLL dengan perubahan

frekuensi, perubahan fase, dan berbagai nilai zeta, K dan omega-n. Oleh karena

itu maka LPF dirancang berdasarkan nilai K, zeta dan omega-n. Dari persamaan

(2.10) dan (2.11) didapat variable dan , dengan memasukkannya kedalam

persamaan (2.3) maka didapat fungsi transfer dari LPF lead-lag sebagai berikut:

( ) (

)

Untuk menyederhanakan perancangan, frekuensi referensi dirancang dari

sebuah VCO seperti terlihat pada gambar (3.1). Oleh karena itu maka nilai dari Ko

dibuat konstan ( ), agar frekuensi referensi sesuai dengan inputnya. Hal ini

menyebabkan VCO didalam PLL juga harus memiliki nilai Ko yang sama, agar

tidak terjadi perbedaan frekuensi antara sinyal referensi dan sinyal VCO sebelum

diberikan variable pengujian. Pada gambar (3.3) detektor fase juga dirancang

dengan penguatan yang tidak berubah. Untuk memenuhi pengujian dengan

berbagai nilai K, maka pada gambar (3.1) LPF dirancang dengan memiliki nilai

Ka yang bisa ditentukan (variable).

20

3.3. Simulator Perancangan PLL

Simulator ini berfungsi untuk mendapatkan nilai zeta, omega-n dan 2

resistor dari LPF dengan mempertimbangkan spesifikasi yang diinginkan

(overshoot, settling time dan criteria settling time) dan data dari nilai Ka, Ko, dan

Kd serta kapasitor yang didapat dari komponen yang akan digunakan untuk

merancang PLL. Perhitungan dilakukan dengan mengambil referensi dari step

respon PLL orde dua yang dinormalisasi seperti pada gambar (2.11). dibawah ini

adalah kode matlab untuk perancangan PLL orde dua:

%mencari zeta

overshoot=overshoot/100+1;

a=0;

b=2;

while (overshoot<b);

H=tf([0 2*a 1],[1 2*a 1]);

A=step(H);

b=max(A);

a=a+0.1;

end

zeta=a-0.1

%mencari omega_n

p=1+criteria/100;

s=settling_time/1000;

a=0;

t=0;

z=zeta

while (p>a)

a=1+exp(-t*z)*(-cosh(t*(z^2-1)^(1/2))+z/(z^2-1)^(1/2)*sinh(t*(z^2-

1)^(1/2)));

t=t+0.01;

end

while (p<a)

21


1)^(1/2)));

t=t+0.01;

end

w=(t-0.01)/s

%mencari R1 dan R2

c=c/10^12;

t1=(K^2-2*w*zeta*K+w^2)/w^2/K;

t2=(2*zeta*K-w)/w/K;

R1=t1/c;

R2=t2/c;

3.4. Simulator Aplikasi PLL

Dibagian ini akan disimulasikan aplikasi PLL sebagai modulator dan

demodulator FM (frekuensi modulator) serta sebagai frekuensi multiplier.

3.4.1. Aplikasi PLL sebagai modulator FM

Seperti pada gambar (2.12) sebuah PLL dapat digunakan untuk

memodulasi sinyal informasi yang ditambahkan diantara LPF dan VCO dengan

frekuensi sinyal pembawa N kali frekuensi sinyal referensi. Pada tugas akhir ini

aplikasi PLL sebagai modulator tidak memakai pembagi frekuensi, sehingga

frekuensi sinyal pembawa sama dengan frekuensi sinyal referensi. Simulink

Matlab untuk aplikasi PLL sebagai modulator diperlihatkan pada gambar (3.4)

22

Gambar 3.4 Simulink Matlab untuk aplikasi PLL sebagai modulator FM

3.4.2. Aplikasi PLL sebagai demodulator FM

Dengan mengganti sinyal referensi dengan sinyal FM dan keluaran PLL

diambil dari detektor fase maka PLL dapat digunakan sebagai demodulator FM

seperti terlihat pada gambar (2.13). Sinyal FM pada aplikasi ini didapat dari

aplikasi PLL sebagai modulator FM. Gambar (3.5) adalah Simulink Matlab untuk

aplikasi PLL sebagai demodulator FM.

23

Gambar 3.5. Simulink Matlab untuk aplikasi PLL sebagai demodulator FM

3.4.3. Aplikasi PLL sebagai frekuensi multiplier

PLL dapat digunakan sebagai frekuensi multiplier dengan cara

menambahkan sebuah blok pembagi frekuensi diantara blok VCO dan detektor

fase seperti pada gambar (2.12). pada tugas akhir ini blok pembagi frekuensi

dirancang dengan sebuah PLL yang frekuensi keluaran dari VCO-nya dikali dua

terlebih dahulu sebelum masuk ke detektor fase. Pengalian frekuensi dilakukan

dengan cara memanfaatkan identitas trigonometri “ ( ) ( ) ( )”

dan “ ( ) ( ) ( )”. Dengan begitu frekuensi keluaran dari VCO

menjadi setangah dari frekuensi referensi. Gambar (3.6) adalah Simulink Matlab

untuk pembagi dua frekuensi.

24

Gambar 3.6. Simulink Matlab untuk pembagi 2 frekuensi

Gambar 3.7. Simulink Matlab untuk aplikasi PLL sebagai frekuensi multiplier

25

3.5. Pengaturan Simulasi

Karena simulasi menggunakan matlab maka pengaturan lamanya waktu

simulasi dan banyaknya sample akan sangat berpengaruh terhadap hasil dari

simulasi tersebut, dibawah ini adalah kode matlab untuk pengaturan lamanya

waktu dan banyaknya sample:

%pengaturan simulasi

N=sim_end_time*points_per_second;

sim_opts = simset('FixedStep',sim_end_time/(N-1));

sim('continuous_ideal_pll1',sim_end_time,sim_opts);

3.6. Graphic User Interface untuk Simulator

Untuk memudahkan dalam penggunaan simulator, maka digunakan GUI

(Graphic User Interface) pada tugas akhir ini, dengan GUI simulasi bisa dimulai

hanya dengan mengetikan kata PLL_2 pada matlab command window, yang akan

menampilkan window seperti terlihat pada gambar (3.8). Pada setiap simulator,

pengguna dapat merubah nilai dari setiap parameter yang akan disimulasikan.

Gambar 3.8. interface utama

26

Dari interface utama dapat dipilih simulasi yang akan dilakukan dengan

cara mengklik tombol Pengujian, Perancangan ataupun Aplikasi. Yang akan

menghasilkan window seperti terlihat pada gambar dibawah ini:

Gambar 3.9. interface pengujian PLL orde 2

Gambar 3.10. interface perancangan PLL orde 2

27

Gambar 3.11. interface aplikasi PLL orde 2

28

BAB IV

HASIL PENGUJIAN DAN ANALISA

4.1. Hasil Pengujian

Untuk menguji apakah simulator ini bekerja sesuai rancangan yang

diinginkan, maka penulis membandingkan respon frekuensi simulator dengan step

respon normalisasi yang ada pada gambar (2.11). dibawah ini adalah respon

frekuensi simulator.

Gambar 4.1. Step respon 1 Hz terhadap berbagai nilai zeta pada dan

.

Dari gambar diatas terlihat bahwa respon frekuensi dengan nilai zeta

kurang dari 0,5 tidak sesuai dengan gambar (2.11). tetapi respon frekuensi dengan

nilai zeta diatas 0,5 bentuk kurva yang dihasilkannya identik sama dengan kurva

pada gambar (2.11). Selain itu gambar diatas juga menunjukan bahwa nilai zeta

selain mempengaruhi nilai dari overshoot, nilai zeta juga mempengaruhi besarnya

perubahan frekuensi yang masih mampu dikejar.

29

Gambar 4.2. Step respon 0,1 Hz terhadap berbagai nilai zeta pada dan

.

Berbeda dengan gambar (4.1) bentuk kurva gambar (4.2) identik sama

dengan gambar (2.11) pada semua nilai zeta. Hal ini telah memberikan bukti

bahwa simulator telah bekerja sesuai dengan rancangan.

30

4.2. Hasil Simulasi Pengujian

Hasil simulasi pengujian adalah sebagai berikut:

4.2.1. Fase step

Gambar-gambar dibawah ini adalah hasil pengujian PLL terhadap fase

step dengan simulator.

Gambar 4.3. Respon fase pada fase step 1 radian dengan dan .

Dari gambar diatas didapat bahwa nilai awal respon fase adalah 57,3o

karena nilai fase stepnya adalah 1 radian = 57,3o. Kemudian mulai turun

mendakati nol dan pada akhirnya adalah nol. Atau dengan kata lain galat fase

pada PLL akibat dari perubahan fase input yang sangat cepat pada akhirnya akan

menghilang.

31

Gambar 4.4. Respon fase pada fase step 10o dengan dan .


Dari dua gambar diatas didapat bahwa semakin besar maka settling

timenya semakin cepat.

32



Dari dua gambar diatas didapat berapapun besarnya perubahan fase pada

akhirnya respon fasenya adalah nol atau dengan kata lain fase PLL sama dengan

fase sinyal input (terkunci). Perbedaanya hanya pada besarnya magnitude.

Sedangkan waktu penguncian tidak bergantung dari berapa besarnya perubahan

fase.

33

4.2.2. Frekuensi step


.

Tidak seperti respon fase, nilai respon frekuensi tidak kembali ke nol

melainkan kembali ke nilai perubahan frekuensi.


.

34



.

Dari tiga gambar diatas didapat lamanya settling time dipengaruhi oleh

besarnya sedangkan besarnya magnitudo dipengaruhi oleh besarnya perubahan

frekuensi.

35


.


.

Dari gambar diatas terlihat bahwa besarnya nilai K mempengaruhi

besarnya perubahan frekuensi yang mampu dikejar oleh PLL.

36

4.2.3. Fase step dan Frekuensi step

Gambar 4.14. Respon frekuensi pada frekuensi step 0,1 Hz dan fase step 90o pada

, dengan zeta = 0,707, dan

Gambar 4.15. Respon frekuensi-galat fase pada frekuensi step 0,1 Hz dan fase

step 90o pada , dengan zeta = 0,707, dan

37

Gambar 4.16. Respon frekuensi pada frekuensi step 1 Hz dan fase step 90o pada

, dengan zeta = 0,707, dan

Gambar 4.17. Respon frekuensi-Galat fase pada frekuensi step 1 Hz dan fase step

90o pada , dengan zeta = 0,707, dan

38

Dari empat gambar diatas terlihat bahwa apabila fase step lebih besar

daripada frekuensi step maka respon frekuensinya akan terlihat seperti respon fase

step. Sebaliknya jika frekuensi step lebih besar daripada fase step maka respon

frekuensinya akan terlihat seperti respon frekuensi step.

4.3. Hasil Simulasi Perancangan

Gambar 4.18. Perancangan PLL dengan K = 1000

39

Gambar 4.19. Perancangan PLL dengan K = 10000

Hasil perancangan diatas menunjukan bahwa nilai K sangat berpengaruh

terhadap bisa atau tidaknya suatu PLL orde dua dirancang, hal ini terlihat dari

nilai R2 yang negatif pada saat K=1000 sedangkan aktualnya tidak ada nilai

resistor yang negatif.

40

4.4. Hasil Simulasi Aplikasi

Dibawah ini akan ditunjukan hasil simulator aplikasi.

4.4.1. Modulator FM

Gambar 4.18. Frekuensi modulasi dengan fi = 100 Hz dan fc =1000 Hz.

Dari gambar diatas terlihat bahwa frekuensi sinyal FM berubah mengikuti

amplitudo sinyal informasi.

41

4.4.2. Demodulator FM

Gambar 4.19. Demodulasi FM dengan fi = 100 Hz dan fc =1000 Hz.

4.4.3. Frekuensi Multiplier

Gambar 4.20. Sinyal referensi dikali 2

42

Gambar 4.21. Sinyal referensi dikali 4

Dua gambar diatas memperlihatkan besar frekuensi output dari PLL menjadi

kelipatan dari frekuensi input setelah 4 detik.

43

BAB V

PENUTUP

5.1. Kesimpulan

Simulator telah bekerja sesuai dengan rancangan. Hal ini bisa dilihat

dengan membandingkan respon frekuensi terhadap frekuensi step hasil simulator

dengan hasil analisa pada keadaan normalisasi, dimana bentuk kurva antara

keduanya adalah identik sama.

Simulator dapat digunakan untuk menguji PLL orde dua dengan melihat

output dari setiap blok diagram (VCO, detektor fase dan LPF). Pengujian telah

dilakukan terhadap frekuensi step dan fase step. Hasilnya adalah nilai zeta

mempengaruhi besarnya overshoot, nilai omega_n mempengaruhi lamanya

settling time, dan nilai K menentukan besarnya daerah penguncian serta bisa

tidaknya hasil perancangan simulator diaplikasikan pada rangkaian yang

sebenarnya. Respon terhadap fase step menunjukan berapapun besarnya

perubahan fase, pada akhirnya nilai galat fase menjadi nol. Sedangkan respon

terhadap frekuensi step menunjukan nilai perubahan frekuensi tidak menjadi nol

melainkan sama dengan nilai perubahan frekuensi tersebut. Simulator juga bisa

memperlihatkan bahwa PLL orde dua bisa digunakan untuk modulator dan

demodulator FM serta frekuensi multiplier.

5.2. Saran

Karena keterbatasan waktu simulator ini belumlah sempurna, untuk

pekerjaan selanjutnya simulator bisa ditambahkan dengan aplikasi PLL sebagai

pengkondisi sinyal, dan pada simulator perancangan bisa ditambahkan data base

komponen-komponen di pasaran yang bisa dipakai untuk merancang PLL. Selain

itu simulator yang dibuat adalah simulator yang berdasarkan pada PLL orde dua,

maka pada perancangan selanjutnya bisa dirancang PLL orde tiga, ataupun PLL

yang diskrit (menggunakan komponen dan filter digital).

44

DAFTAR PUSTAKA

[1] ___, 2009, “phase locked loop”, ___, (on-line) Available at

http://konversi.wordpress.com/2009/08/17/phase-locked-loop/

[2] ___, ___,“8.ppt”, ___, (on-line) Available at

http://mujurrose.orgfree.com/8.ppt

[3] ___, ___, “Unlocking the Phase Lock Loop”, ___, (on-line) Available at

www.complextoreal.com.

[4] Nash Garth, 2004, “Phase-Locked Loop Design Fundamentals”, Freescle

Semiconductor, ___, (on-line) Available at

http://www.everythingrf.com/Uploads/Content/File/Phase%20Locked%20

Loop%20Design%20Fundamentals.pdf

[5] Kumm Martin, ___, “Phase Locked Loop Library”, ___, (on-line)

Available at http://www.martin-kumm.de/matlab_simulink

[6] ___, ___, “Modul Guide Matlab”, ___, (on-line) Available at

http://student.eepis-its.edu/~makhsun/semester5/prakpsinyal/Modul-

Guide.pdf

[7] Haykin Simon S., 1989, “An Introduction to Analog and Digital Commun

http://mujurrose.orgfree.com/8.ppt

http://www.complextoreal.com/

http://www.everythingrf.com/Uploads/Content/File/Phase%20Locked%20Loop%20Design%20Fundamentals.pdf

http://www.everythingrf.com/Uploads/Content/File/Phase%20Locked%20Loop%20Design%20Fundamentals.pdf

http://www.martin-kumm.de/matlab_simulink

LAMPIRAN

1. Kode Matlab Simulator Pengujian

% mengambil data dari interface

delta_f=str2num(get(handles.edit1, 'string'));

assignin('base','delta_f',delta_f);

phase_step=str2num(get(handles.edit2, 'string'));

assignin('base','phase_step',phase_step)

step_time=str2num(get(handles.edit3, 'string'));

assignin('base','step_time',step_time)

initial_phase=str2num(get(handles.edit4, 'string'));

assignin('base','initial_phase',initial_phase)

zeta=str2num(get(handles.edit8, 'string'));

assignin('base','zeta',zeta)

K=str2num(get(handles.edit9, 'string'));

assignin('base','K',K)

omega_n=str2num(get(handles.edit10, 'string'));

assignin('base','omega_n',omega_n)

sim_end_time=str2num(get(handles.edit5, 'string'));

assignin('base','sim_end_tima',sim_end_time)

points_per_second=str2num(get(handles.edit6, 'string'));

assignin('base','points_per_second',points_per_second)

f_ref=str2num(get(handles.edit7, 'string'));

assignin('base','f_ref',f_ref)

%menentukan ukuran huruf

fontsize = 16;

assignin('base','fontnsize',fontsize)

%kondisi awal

f0_vco=f_ref-delta_f;

assignin('base','f0_vco',f0_vco)

%konstanta PLL

kd=1;

ko=2*pi;

assignin('base','kd',kd)

assignin('base','ko',ko)


N=sim_end_time*points_per_second; %banyaknya titik sample

assignin('base','N',N)

%konstanta perhitungan untuk LPF

ka=K/ko/kd;

assignin('base','ka',ka)

num=[2*omega_n*zeta-omega_n^2/K omega_n^2];

assignin('base','num',num)

den=[K omega_n^2];

assignin('base','den',den)

disp(strcat('K=',num2str(K)));

%simulasi

open_system('continuous_ideal_pll1');


sim('continuous_ideal_pll1',sim_end_time,sim_opts);

if delta_f > 0

title_phase_error='Respon Frekuensi';

else

title_phase_error='Respon Phasa';

end

%hasil simulasi

fig(1)=figure(1);

clf reset

axes1 = axes('Parent',fig(1),'FontSize',fontsize);

plot(sim_time,phase_error*180/pi,'k')

title(strcat(title_phase_error,' - Galat Fase'));

xlabel('t [s]')

ylabel('\Delta\phi(t) [°]')

grid on

assignin('base','phase_error',phase_error);

assignin('base','sim_time',sim_time);

fig(2)=figure(2);


plot(sim_time,freq_error,'--k',sim_time,ones(N,1)*delta_f,'-.k')

assignin('base','freq_error',freq_error);

xlabel('t [s]')

ylabel('\Delta f(t) [Hz]')

title(strcat(title_phase_error,' - Frekuensi Output'));

legend({'\Delta f_{o}','\Delta f_{i}'});

grid on

fig(3)=figure(3);

clf reset


plot(sim_time,signal_out,'--k',sim_time,signal_in,'-.k')

xlabel('t [s]')

ylabel('Amplitudo')

title(strcat(' Sinyal output vs Sinyal Input'));

legend({' S_{o}','S_{i}'});

grid on

2. Kode Matlab Simulator Perancangan

%mengambil dari interface


assignin('base','K',K);

overshoot=str2num(get(handles.edit2, 'string'));

assignin('base','overshoot',overshoot)

settling_time=str2num(get(handles.edit3, 'string'));

assignin('base','settling_time',settling_time);

criteria=str2num(get(handles.edit4, 'string'));

assignin('base','criteria',criteria)

c=str2num(get(handles.edit5, 'string'));

assignin('base','c',c)

%mencari zeta

overshoot=overshoot/100+1;

a=0;

b=2;

while (overshoot<b);

H=tf([0 2*a 1],[1 2*a 1]);

A=step(H);

b=max(A);

a=a+0.1;

end

zeta=a-0.1;

set(handles.edit6, 'string', zeta);

guidata(hObject,handles);

%mencari omega_n (w)

p=1+criteria/100;

s=settling_time/1000;

a=0;

t=0;

z=zeta

while (p>a)


1)^(1/2)));

t=t+0.01;

end

while (p<a)


1)^(1/2)));

t=t+0.01;

end

w=(t-0.01)/s;

set(handles.edit7, 'string', w);


%mencari R1 dan R2

c=c/10^12

t1=(K^2-2*w*zeta*K+w^2)/w^2/K;

t2=(2*zeta*K-w)/w/K;

R1=t1/c;

R2=t2/c;

set(handles.edit8, 'string', R1);


set(handles.edit9, 'string', R2);


3. Kode Matlab Simulator Aplikasi

a. Modulator

%mengambil data dari interface dan menyimpannya pada base

f_inf=str2num(get(handles.edit14, 'string'));

assignin('base','f_inf',f_inf)

k_inf=str2num(get(handles.edit16, 'string'));

assignin('base','k_inf',k_inf)











f_ref=str2num(get(handles.edit15, 'string'))*1000;


kd=1;

ko=2*pi;


fontsize = 16;

assignin('base','fontsize',fontsize)





ka=K/ko/kd;


num=[2*omega_n*zeta*K-omega_n^2 K*omega_n^2];


den=[K^2 omega_n^2*K];



%simulasi

open_system('Aplikasi_modulator');


sim('Aplikasi_modulator',sim_end_time,sim_opts);

%hasil simulasi

fig(1)=figure(1)

clf reset


plot(sim_time,signal_fm,'k',sim_time,signal_in,'r',sim_time,signal_carier,'-

.b')

xlabel('t [s]')

ylabel('Amplitudo')

title(strcat(' Sinyal FM, Sinyal informasi, Sinyal pembawa'));

legend({' S_{fm}','S_{i}','S_{c}'});

grid on

b. Demodulator


f_inf=str2num(get(handles.edit14, 'string'));












f_ref=str2num(get(handles.edit15, 'string'))*1000;



k_out=f_ref/f_inf*4.554;

assignin('base','k_out',k_out)


fontsize = 16;

assignin('base','fontsize',fontsize)

%kondisi awal

f0_vco=f_ref;

assignin('base','f0_vco',f0_vco)

%konstanta PLL

kd=1;

ko=2*pi;







ka=K/ko/kd;







%simulasi

open_system('Aplikasi_demodulator');


sim('Aplikasi_demodulator',sim_end_time,sim_opts);

%hasil simulasi

fig(1)=figure(1);

clf reset


plot(sim_time,signal_in,'k',sim_time,signal_out,'r')

title(' Sinyal FM vs Sinyal informasi');

xlabel('t [s]')

ylabel('Amplitudo')

legend({' S_{fm}','S_{i}'});

grid on


c. Multiplier












f_ref=str2num(get(handles.edit17, 'string'));


f0_vcodiv=f_ref/2;

assignin('base','f0_vcodiv',f0_vcodiv)


fontsize = 16;

assignin('base','fontnsize',fontsize)

%konstanta PLL

kd=1;

ko=2*pi;






%konstanta perhitungan untuk pengontrolan

ka=K/ko/kd*2;






pilih=handles.pilih %berhubungan dg pilihan pada radiobutton

switch handles.pilih

case 1 %jika radiobutton1 yang ditekan

%simulasi n 2

open_system('Aplikasi_multiplier');


sim('Aplikasi_multiplier',sim_end_time,sim_opts);

case 2

%simulasi n 4

open_system('Aplikasi_multiplier1');


sim('Aplikasi_multiplier1',sim_end_time,sim_opts);

end

sample=sim_end_time/(N-1)

assignin('base','sample',sample)

%hasil simulasi

fig(1)=figure(1);

clf reset


plot(sim_time,phase_error*180/pi)

title(strcat('Respon Frekuensi - Kesalahan Phasa'));

xlabel('t [s]')

ylabel('\Delta\phi(t) [°]')

grid on

fig(2)=figure(2);

clf reset


plot(sim_time,signal_out,'k',sim_time,signal_in,'r')

xlabel('t [s]')

ylabel('Amplitudo')

title(strcat(' Sinyal VCO vs Sinyal referensi'));

legend({' S_{VCO}','S_{ref}'});

grid on

simulasi phase locked loop orde 2

Documents