Seminar on Air - PPI Tokyo Institute of Technology 1999-2000 No.1 hal. 52-54

52

ZOA NO. 29 (22 MEI S/D 28 MEI 2000, MODERATOR : UTOMO )PERANCANGAN VLSI UNTUK ASIC

Presenter :Andy Surya Rikin

Dept of Eletrical and Electronic Engineering, TITEmail:andy@ss.titech.ac.jp

RINGKASAN

Makalah ini membahas sekilas mengenai perancangan VLSI (Very Large Scale Integration) untuk ASIC (ApplicationSpecific Integrated Circuit). Dengan membaca makalah ini diharapkan pembaca dapat memahami secara umumbagaimana proses perancangan sebuah rangkaian terintegrasi (Integrated Circuit/IC) dari perancangan tingkat perilaku,logika sampai fisik dari IC.

1. PENDAHULUAN

Pada bagian ini akan dibahas evolusi dari chipsilikon atau biasa yg kita kenal dengan nama rangkaianterintegrasi (Integrated Circuit/IC) dan apa ygdimaksud dengan VLSI

Gambar 1a menunjukkan package IC, pada contohini PGA (Pin Grid Array), tampak bawah dari IC.Orang biasa menyebut package ini sebagai chip. Padagambar 1b dapat dilihat apa yg dimaksud dengansilicon chip (die) yg ada di dalam package tersebut.Inilah yg merupakan inti dari komponen yg disebut ICitu. Die terbuat dari silicon yg merupakan hasil darifabrikasi wafer. Package PGA sendiri biasa terbuat darikeramik atau plastik.

Gambar 1.Package IC and silicon chip (die)

Ukuran fisik dari die silikon bervariasi dari beberapamilimeter sampai lebih dari 1 inchi (ukuran keduasisinya), tapi biasanya ukuran besar dari IC dilihat darijumlah gerbang logika atau transistor yg terkandung diIC tersebut. Sebuah gerbang logika ekivalen dengangerbang NAND 2 masukan, jadi jika ukuran sebuah IC100 k gerbang logika maka IC itu ekivalen dengan 100ribu gerbang NAND 2 masukan.

Industri semikonduktor mulai berevolusi dari ICpertama pada awal 1970 dan berkembang dengan cepatsejak saat itu. IC generasi pertama, small scaleintegration (SSI) hanya mengandung sedikit (1-10)gerbang logika NAND/NOR. Jumlah gerbang semakinbertambah pada era medium scale integration (MSI) ,large scale integration (LSI) dan very large scaleintegration (VLSI) . Pada era VLSI, pada sebuah chip64 bit mikroprosesor terkandung cache memori,

floating point unit aritmetika dengan ukuran jutaantransistors pada sepotong silikon. Dengan bertambahmajunya teknologi pemrosesan CMOS makan ukurantransistor semakin kecil dan IC dapat mengandunglebih banyak dan banyak transistor. Beberapa orgmenyebutnya era ultra large scale integration (ULSI),tetapi banyak org sepakat untuk menghentikan istilahpada istilah VLSI daripada menggunakan istilah baru.

Beberapa IC logika dijital dan bagian analog (contohA/D Converter) dibuat menjadi standard atau ICstandard. Kita dapat memilih standar IC ini darikatalog dan data books dan membeli IC tersebut untukdigunakan pada system mikroelektronik kita. Pada eraVLSI thn 1980, engineer memulai untukmerealisasikan keuntungan mendesain IC ygkhusus/custom untuk suatu aplikasi tertentu. Padateknologi VLSI kita dapat membangun sistem denganjumlah komponen yg lebih sedikit denganmenggabungkan banyak IC standard menjadisebuah/sedikit IC khusus. Inilah yg disebut ASIC(Aplication Spesific Integrated Circuit). Dengandemikian akan menekan harga dan meningkatkanreliability

2. PROBLEM PERANCANGAN VLSI

Dengan semakin kompleksnya sistem VLSI makadibutuhkan semakin besar usaha dan waktuperancangan yg dibutuhkan. Hal ini menuntutdigunakannya Computer Aided Design Tools (CADTools) untuk membantu perancang IC dalammerancang sistem VLSI. CAD Tools digunakan untukmembantu perancangan LSI untuk mengurangi usahadan waktu perancangan, menghilangkan human errordan sebagai akibatnya mengurangi biaya perancangan.

Sejak saat itu maka beberapa macam layout style danstrategi telah diproposalkan: full custom, symbolic,PLA, gate array, standard cell, hierarchical dan yglainnya. Beberapa hal yg jadi pertimbangan adalahdalam memilih layout styles adalah usaha dan waktuperancangan, kepadatan packing, performansi(kecepatan, daya dan noise margin), yield, reliability

Seminar on Air - PPI Tokyo Institute of Technology 1999-2000 No.1 hal. 52-54

53

dll. Ada trade off yg harus diperhitungkan dalammenentukan layout style.

Berikut ini penjelasan ringkas mengenai tipe tipelayout style

1. Full Custom: Pada pedekatan secara manual designdiimplementasikan pada sebuah chip denganminimisasi area dan optimasi perfomansi. Karenaadanya fleksibilitas untuk layout maka denganpendekatan ini dapat mencapai tingkat kepadatanpacking and performansi yg tinggi.

2. Symbolic: Pada pendekatan ini LSI layout dibuatdengan menggunakan simbol komponen sepertitransistor, via dan koneksi. Gambar layoutdirancang secara manual. Konversi dari simbol kepola fisik dan compaction dibuat secara automatis.

3. Standard cell: Library dari rangkaian logika danpola fisik dari 30-40 fungsi logika dasar telahdibuat, dikembangkan dan digunakan pada berbagaimacam rancangan chip. Pola fisik dari sel, tinggisel, lokasi dan arah terminal dan lokasi line powertelah distandardkan sehingga sel sel dapat disusundalam bentuk baris. Routing untuk koneksi antar seldilakukan setelah menyusun sel sel dalam bentukbaris. Placement dan routing biasanya dilakukansecara otomatis.

4. Building block: Pada pendekatan ini block blokberbentuk persegi panjang dengan ukuran danaspek rasio yg bervariasi diletakkan pada sebuaharray 2 dimensi dan dilakukan routing antar block.

3.ALUR PERANCANGAN UNTUK VLSI

Pada bagian ini saya akan mencoba menjelaskanalur dari perancangan sistem VLSI untuk ASIC secararingkas. Gambar 2 menunjukkan alur perancangan ygmerupakan urutan langkah untuk mendesain suatuASIC

Gambar 2 Alur Rancangan sistem VLSI untuk ASIC

Penjelasan:

1. Design entry : Memasukkan rancangan ke sebuahsitem perancangan ASIC menggunakan hardwaredescryption language (hdl) atau skematik

2. Logic synthesis : Menggunakan HDL (VHDL atauVerilog) dan logic synthesis tool untukmenghasilkan deskripsi dari sel logika dankoneksinya (netlist)

3. System partitioning: Membagi sistem menjadimodul modul ASIC yg sesuai.

4. Prelayout simulation: Menguji apakah fungsi darirancangan sudah bekerja dengan baik

5. Floorplanning: Mengatur lokasi blok-blok darinetlist pada chip.

6. Placement: Memutuskan lokasi tiap sel pada blok

7. Routing: Membuat koneksi antara sel-sel dan blok-blok

8. Extraction: Menentukan resistansi dan kapasitansidari interkoneksi

9. Postlayout simulation: Menguji apakah rancanganmasih bekerja dengan tambahan beban dariinterkoneksi.

Langkah 1-4 merupakan bagian dari perancanganlogika dan 5-9 merupakan bagian dari perancanganfisik.

CAD Tools digunakan untuk membantu danmemudahkan perancang IC mengimplementasikanrancangannya dalam bentuk layout. Layout Stylemempengaruhi CAD Tools apa yg akan digunakan olehperancang IC untuk merancang karena sebuah CADTools dirancang untuk mensupport perancangan ICuntuk satu jenis atau beberapa layout style.

CAD Tools yg digunakan untuk perancangan ICumumnya lebih dari satu. Sebagai contoh CAD Toolsyg digunakan untuk merancang layout IC dari levelperilaku (behaviour) sampai level fisik (layout):

- langkah 4 & 9 digunakan Synopsys VSS /Cadence-Verilog XL

- langkah 2 & 3 digunakan Synopsys DesignAnalyzer

- langkah 5, 6, 7 & 8 digunakan Cadence-Cell/BlockEnsemble

CAD Tools di atas digunakan untuk merancang ICdengan layout style Standard Cell dan Full Customuntuk impelementasi modul modul fungsi di dalam ICdan dan Building Block untuk impelementasikeseluruhan IC (integrasi seluruh modul)

4. DISKUSI DAN PROSPEK

Diskusi dari milis,

a. Dengan semakin mudahnya proses pembuatan chip,

Seminar on Air - PPI Tokyo Institute of Technology 1999-2000 No.1 hal. 52-54

54

bahkan suatu saat mungkin program kita dalam bahasaC bisa langsung di ubah ke chip, maka dengandemikian apakah sarjana elektro yang mengerti desainIC secara detail tidak dibutuhkan lagi di kemudianhari?

Jawab: Sarjana elektro masih dibutuhkan walau suatusaat nanti tersedia sofware yg semakin canggih untukmendesain IC/chip (dari C langsung ke chip misalnya).Dalam mendesain dibutuhkan optimasi desain :speed/area/power dll. Sarjana elektro masih dibutuhkanuntuk optimasi tersebut karena diperlukan pemahamanteori rangkaian (analog/dijital) untuk optimasi desainsebuah chip.

b. Pada saat ini sampai level mana industri IC diIndonesia ?

Jawab: Industri IC di Indonesia baru pada levelPackaging IC dan Test (Wafer Probe dan Final Test).Padahal manufacturing IC/chip dari design kepemasaran mencakup :

IC Design - Wafer Fabrication - Wafer Probe -Packaging - Final Test - Marketing.

Saya pernah kerja di perusahaan manufacturing diBatam yg memberikan jasa subkontraktor assembly(packaging) dan test (wafer probe dan Final Test)sekitar setengah tahun. Perusahan tempat dulu sayabekerja termasuk 5 besar dunia dari segi volumeproduksi IC. Customernya antara lain Motorola,ZiLOG, EXAR, Siemens, dll. Jadi perusahaanpackaging IC di Indonesia rasanya cukup mampubersaing untuk tingkat dunia. Hanya sayang sekali kitatidak punya Industri IC design dan wafer fab. Untukhal ini kita kalah dengan negara tetangga kitaSingapore dan Malaysia.

c. Kira-kira apa kendala Industri IC tidak berkembangdi Indonesia ? Kita tahu Industri maju saat inimengandalkan IC sebagai sumber devisa?

Jawab: Industri IC (terutama wafer fab) adalahindustri yg padat modal , padat teknologi dan padatkarya. Sebagai gambaran di perusahaan saya dulumemproduksi 5 juta keping IC per minggumempekerjakan 4000 karyawan (manager, engineer,technician, operator, dll) dan menggunakan ribuanmesin untuk proses produksi. Kendalanya : modal,teknology dan SDM. Industri IC ini penuh denganrisiko. Butuh modal besar untuk mendirikan industriini dengan kemungkinan untung besar jika sukses danrugi besar jika gagal. Untuk wafer fab dibutuhkanteknologi proses dan sumber daya manusia ygberpengalaman di bidang yg sejenis.

Prospek Penerapan hasil Riset di Indonesia,

Dengan adanya batuan CAD Tools maka seorangperancang IC semakin mudah dalam merancang IC.CAD Tools dibuat untuk mengurangi faktor humanerror dan waktu perancangan. Dengan demikian makaperancangan sebuah IC yang mengandung jutaantransistor semakin mudah dan cepat. Salah satukendala untuk pengembangan perancangan IC diIndonesia adalah faktor mahalnya harga sebuah CADTools. Oleh sebab itu maka saya pikir perlu jugadikembangkan riset perancangan program untuk CADTools. sebuah disiplin ilmu yg merupakan gabunganantara matematik, computer science dan VLSIalgorithm (synthesis, simulation dan physical layout).

CURICULUM VITAE

Nama : Andy Surya RikinAlamat di Ina : Moh Fatah I 32,Bandung.

Pendidikan :- 1994/98 S1 Teknik Elektro ITB- S2 Electrical & Electronic Eng. TIT

- Lab Kunieda Lab, Status : M1 (Semester 2)

Pengalaman Kerja :- 1998 Peneliti di VLSI Research Grup ITB- 1999 Test Engineer di AMT Batam