TUGASMATA KULIAH TEKNIK kOMPUTASIPROGRAM PARTIAL DIFFERENTIAL EQUATION

NAMA : MUSTHAFA ABDUR ROSYIEDNO. MHS : 14/363613/TK/41700

JURUSAN TEKNIK ELEKTRO DAN TEKNOLOGI INFORMASIFAKULTAS TEKNIKUNIVERSITAS GADJAH MADAYOGYAKARTA2015Voltage Divider Bias (Bias Pembagi Tegangan)Voltage divider bias ada atas dasar untuk menyempurnakan bias-bias lain yang memiliki kekurangan, bias pembagi tegangan dibuat karena pada bias-bias lain memiliki tingkat kestabilan yang sangat buruk terhadap perubahan suhu yang ada. Pada dasarnya voltage divider bias merupakan bias yang paling banyak digunakan karena pada rangkaian bias yang lain nilai penguatan transistor atau nilai beta () sangat sensitif dengan perubahan suhu, sementara itu nilai beta dari voltage divider bias atau bias pembagi tegangan lebih independen dengan perubahan suhu sehingga titik operasi akan lebih stabil. Kestabilan dari rangkaian voltage divider bias akan membuat titik operasional yaitu ICQ dan VCEQ akan tetap dan nilai dari IBQ akan berubah seiring dengan berubahnya nilai beta (). Karena kestabilan itulah membuat voltage divider bias banyak digunakan dalam rangkaian linear pada elektronika. Pada voltage divider bias ,kita menggunakan 4 buah resistor pada rangkaian yaitu resistor kolektor, resistor emittor dan 2 resistor pembagi tegangan (R1 dan R2). Resistor R1 yang berada di atas dekat dengan Vcc akan membuat hubungan pada kolektor-basis mendapatkan bias mundur atau reverse bias, sedangkan resistor R2 yang berada di bawah dekat dengan ground akan membuat hubungan antara basis-emittor mendapatkan bias maju atau forward bias. Kedua resistor inilah yang akan menjamin bahwa transistor bekerja pada daerah operasinya. Terlihat pada gambar dibawah ini bagaimana rangkaian dari voltage divider bias yang dibahas di atas tersebut.

Cara Kerja dan Perhitungan Analisis Voltage Divider BiasPada pembahasan kali ini akan dijabarkan dua analisis rangkaian bias pembagi tegangan yaitu dengan analisis sederhana atau approximate analysis dan analisis akurat atau exact analysis.Analisis Sederhana Pada setiap rangkaian bias pembagi tegangan atau voltage divider bias yang dirancang dengan baik ,besar arus basis jauh lebih kecil daripada arus yang melewati pembagi tegangan. Dikarenakan oleh efek dari arus basis yang dapat diabaikan pada pembagi tegangan tersebut maka rangkaian ekivalen dapat diperoleh dengan membuka hubungan di antara pembagi tegangan dan basis sehingga didapatkan persamaan kunci pembagi tegangan untuk tegangan basis (VBB) adalah sebagai berikut:VBB = dengan R1 dan R2 adalah resistans yang membagi tegangan Vcc dan VBB .Apabila dilihat dari rangkaian ekivalen suatu voltage divider bias ,maka dapat disimpulkan juga bahwa voltage divider bias merupakan suatu bias emitter yang dibuat sedemikian rupa sehingga memberikan nilai tetap pada arus emitter dan menghasilkan titik Q yang stabil yang tidak tergantung dengan penguatan arus yang diterapkan pada rangkaian tersebut. Analisis rangkaian dengan analisis sederhana ini cukup dengan menggunakan hukum Kirchoff dan hukum Ohm, namun kita harus terlebih dahulu mencari nilai dari tegangan basis yang dapat dicari dengan persamaan di atas. Langkah-langkah analisis tersebut adalah sebagai berikut :1. Kita harus menghitung terlebih dahulu tegangan basis VBB pembagi tegangan.2. Hasil dari langkah no.1 dikurangi dengan 0,7 Volt untuk memperoleh nilai tegangan emitter (apabila menggunakan germanium sebagai bahan dasar semikonduktor maka bukan menggunakan 0,7 namun dengan 0,3 Volt).3. Bagi hasil yang didapat pada langkah 2 dengan resistansi emitter untuk mendapatkan arus pada emitter. 4. Kita dapat menganggap arus pada kolektor sama dengan arus pada emitter.5. Hitung tegangan kolektor menuju ground yaitu mengurangi tegangan pada sumber dengan tegangan pada resistor kolektor.6. Hitung tegangan kolektor-emitter dengan cara mengurangi tegangan kolektor dan tegangan emitter yang telah didapat.

Analisis AkuratKunci dari analisis akurat terletak pada nilai resistor yang digunakan. Resistor tersebut akan digunakan dalam penentuan ekivalen thevenin dari resistor tersebut. Terdapat suatu aturan mengenai sumber tegangan tetap yaitu Resistor seri < 0,01 Resistor load (RL). Jika kondisi tersebut dipenuhi maka tegangan beban berada sekitar satu persen dari tegangan idealnya. Pada analisis akurat, untuk mencari nilai resistor thevenin (RTH) kita harus me-parallel-kan R1 dan R2 seperti berikut.RTH = R1 || R2Karena resistansi , tegangan keluaran dari pembagi tegangan tidaklah ideal. Arus yang melewati resistans thevenin akan mengurangi tegangan basis dari nilai VBB ideal. Berikut akan dijelaskan mengenai cara kerja dan kondisi kunci yang menentukan dari analisis akurat dengan suatu contoh kasus. Jika suatu transistor memiliki beta 100, berarti besar arus kolektornya 100 kali lebih besar dari arus basis. Hal ini menunjukkan bahwa arus emitter juga lebih besar 100 kali dari pada arus basis. Jika dilihat dari sisi basis ,maka resistansi emitter akan memiliki nilai 100 kali lebih besar. Maka dari itu kondisi kunci dari analisis akurat adalah sebagai berikutPembagi tegangan tetap : R1 || R2 < 0,01 REDari kondisi itulah maka rangkaian bias tegangan tetap akan menghasilkan titik Q yang sangat stabil.Kadang-kadang rangkaian yang tetap atau fixed akan menghasilkan nilai R1 dan R2 yang begitu kecil sehingga akan menimbulkan masalah lain pada rangkaian. Pada kasus tersebut banyak perancang yang memilih suatu aturan yang berbeda dengan yang disebutkan sebelumnya, aturan yang dipilih perancang saat ini adalah Pembagi tegangan tetap : R1 || R2 < 0,1 REKita dapat berasumsi bahwa setiap pembagi tegangan yang memenuhi aturan 10:1 ini sebagai pembagi tegangan tetap. Pada kasus terburuk ,penggunaan pembagi tegangan tetap berarti menyebabkan besar arus kolektor akan menjadi kira-kira 10 persen lebih rendah daripada nilai tetap. Hal tersebut dapat diterima pada banyak aplikasi karena rangkaian voltage divider bias masih memiliki titik Q stabil.Persamaan kunci dari bias pembagi tegangan dengan analisis akurat adalah sebagai berikut IE = Namun, kita tidak perlu menggunakan persamaan di atas untuk menghitung arus emitter jika nilai pembagi tegangan adalah tetap. Jika pembagi tegangan adalah tetap, maka penggunaan persamaan di atas hanya akan memperbaiki perhitungan untuk arus emitter paling tinggi sebesar 10 persen. Kecuali disebutkan lain nilai arus emitter yang lebih besar dari 10 persen.Pada grafik operasi kerja dari rangkaian voltage divider bias didapatkan bahwa Vcc, Resistor pembagi tegangan (R1 dan R2) ,dan Rc akan mengendalikan arus saturasi dan tegangan cut off yang dihasilkan rangkaian bias pembagi tegangan tersebut. Perubahan pada salah satu parameter ini akan mengubah nilai IC(sat) dan VCE(cutoff) . Setelah menentukan nilai dari variabel yang akan digunakan ,resistansi emitter akan divariasi untuk menentukan titik Q pada posisi mana saja di sepanjang garis beban. Jika resistansi terlalu besar , titik Q akan bergerak ke cut off. Jika RE terlalu kecil, maka Q akan bergerak ke arah saturasi. Untuk garis pembebanan atau Load line dari voltage divider bias sendiri kita dapat membuatnya dari titik akhir antara IC(sat) dan VCE(cutoff) . Ketika suatu transistor berada pada keadaan saturasi ,maka Vce akan dianggap bernilai 0 Volt. Sementara itu, niali dari arus kolektor setara dengan tegangan sumber yang dibagi dengan total resistansi antara Vcc dan ground. Diaplikasikan dengan rumus yaitu : IC(sat) = . Jika suatu transistor berada pada kondisi cut off, maka semua tegangan sumber akan turun drastis melewati transistor. Jika diaplikasikan pada rumus didapatkan sebagai berikut : VCE(cutoff) = Vcc .

Dari penjabaran di atas mengenai daerah operasi dari voltage divider bias, maka kita dapat berasumsi bahwa semua rangkaian voltage divider bias didesain untuk berada pada bias titik tengah (midpoint bias) . Alasan dari statement tersebut adalah karena rangkaian voltage divider bias banyak digunakan pada rangkaian amplifier linier. Seperti yang kita ketahui bahwa amplifier linier selalu didesain untuk bias titik tengah (midpoint bias) karena untuk menyediakan kemungkinan output yang paling besar.