praktkum vhdl 2
TRANSCRIPT
-
7/24/2019 Praktkum VHDL 2
1/6
BAB I
Kelompok 9
Tugas
1. Buatlah program yang terdiri dari gerbang dasar menggunakan bahasa
VHDL beserta table kebenaran !
1. Tabel Kebenaran
A B C Y
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1
2. Gerbang Logika
-
7/24/2019 Praktkum VHDL 2
2/6
3. Listing Programlibrary IEEE;
use IEEE.STD_LOGI_11!".#LL;
entity bab1 is
Port $ #% &% ' In STD_LOGI;
( ' out STD_LOGI);
en* bab1;
ar+,ite+ture &e,a-ioral o bab1 is
begin( /0 $$ # #D & ) #D );
en* &e,a-ioral;
-
7/24/2019 Praktkum VHDL 2
3/6
BAB II
Tugas
1. Buatlah program untuk rangkaian kombinasional yang terdiri dari minimal
3 jenis gerbang logika dasar yang diaplikasikan pada sebuah desain
aplikasi elektronika !
1. Tabel Kebenaran
. erbang Logika
3. Listing "rogram
library #$$$%
use #$$$.&TD'L(#)'11*+.,LL%
entity B,B is
"ort - ,B) / #n &TD'L(#)%
-
7/24/2019 Praktkum VHDL 2
4/6
(utput /(ut &TD'L(#)0%
end B,B%
arhiteture Beha2ioral o B,B is
begin
(4T"4T 56 --, ,7D B0 (8 )0%
end Beha2ioral%
BAB III
RANGKAIAN SEQUENSIAL
Tugas
1. &uatla, rogram berua rangkaian se3uensial yang *ikombinasikan *engan gerbang logika
*asar atau tana *ikombinasikan gerbang logika *asar 4
-
7/24/2019 Praktkum VHDL 2
5/6
1. Tabel Kebenaran
5o*e
Oerasi
Inut Outut
# & 61 62
Larangan 7 7 Ti*ak &eruba,
Set 7 1 7 1
8eset 1 7 1 7
Teta 1 1 Ti*ak Tentu
2. 8angkaian Logika
9. List Program
library IEEE;
use IEEE.STD_LOGI_11!".#LL;
entity &9 is
Port $ # ' In STD_LOGI;
& ' In STD_LOGI;
61' out STD_LOGI;
-
7/24/2019 Praktkum VHDL 2
6/6
62' out STD_LOGI);
en* &9;
ar+,ite+ture &e,a-ioral o &9 is
begin
::omare t,is to D lilo
Pro+ess $#%&)
&egin
I $$#07) an* $&07)) T,en
::no +lo+k signal ,ere
61 /07;
else
62/01;
en* I;
en* Pro+ess;
en* &e,a-ioral;