paper 2

SMED (Seminar Mesin Elektrik & Elektronika Daya) di Poltek Negeri Malang, 9-10 Desember 2005

1

PEMANFAATAN TEKNIK MODULASI LEBAR PULSA (PWM)

UNTUK KOMPENSASI SERI TERKENDALI

Luqmanul Hakim Effendi Syafri Martinius

Laboratorium Penelitian Konversi Energi Elektrik

Departemen Teknik Elektro - Fakultas Teknologi Industri Institut Teknologi Bandung

Email : [email protected] ; [email protected] ; [email protected]

Abstrak : Makalah ini menjelaskan analisa kompensasi seri pada saluran transmisi tenaga listrik (STTL) yang memanfaatkan teknik PWM untuk mengendalikannya (disebut PWMCSC : Pulse Width Modulation Controlled Series Compensation). Reaktansi kapasitif dari kapasitor bank yang terlihat secara seri oleh STTL dapat diubah-ubah secara halus dan kontinu melalui pengaturan duty cycle (D) sinyal PWM yang diumpankan ke saklar-saklar daya. Akibatnya reaktansi induktif STTL bisa dikurangi, sehingga memperbaiki jatuh tegangan (�V) dan meningkatkan hantaran daya STTL dalam batas termalnya. Dengan kata lain, derajat kompensasi seri (S) bisa diatur sesuai kondisi beban di sisi terima. Rangkaian kompensator yang ditampilkan lebih sederhana daripada sistem kompensasi seri terkendali sebelumnya. Hanya membutuhkan 4 buah saklar daya dua-arah, 1 penyearah dioda 3-fasa, 3 buah transformator, dan kapasitor bank sebagai komponen utama. Keuntungan lain adalah perbaikan masalah harmonik dan tidak butuh rangkaian sinkronisasi dengan STTL. Dibagian akhir tulisan ditampilkan hasil simulasi perangkat lunak (PSIM) sebagai suatu penelitian awal untuk model STTL jarak pendek sistem 1-fasa dan 3-fasa dengan 3 jenis beban : resistif murni (beban ringan), resistif-induktif (beban sedang dan berat). Hasil simulasi menunjukkan bahwa saat beban ringan harga D cukup ditala sebesar 0,6 untuk memperbaiki �V. Saat beban sedang harga D harus dinaikkan minimal sampai 0,8. Sedangkan saat beban berat harga D harus mencapai 1, artinya kompensasi penuh (fixed compensation) terjadi dimana saklar daya (utama) akan ON terus selama 1 perioda. Pada beban berat inilah dibutuhkan kemampuan maksimal dari kompensator. Kata kunci : kompensasi seri, PWM, STTL, FACTS (Flexible AC Transmission Systems).

1. PENDAHULUAN

Perkembangan ilmu elektronika daya yang pesat membuatnya mampu merambah ke berbagai bidang keilmuan, termasuk aplikasinya pada bidang sistem tenaga. FACTS merupakan produk penggabungan antara ilmu sistem tenaga (konvensional) dengan elektronika daya. Dengan penggabungan itu parameter-parameter STTL yang tadinya tetap, dapat dimanipulasi (diubah-ubah). Artinya, STTL bisa di upgrade guna menjawab dinamika beban listrik. Tujuannya adalah untuk mencapai kemampuan pembebanan maksimal suatu STTL dalam batas termal, dielektrik, dan kestabilannya [3]. Teknologi FACTS pertama kali ditampilkan secara komersial oleh GE (General Electric) tahun 1974 dengan nama SVC (Static Var Compensation) [3].

Kompensasi seri terkendali juga salah satu jenis FACTS. Sampai saat ini teknologi terakhir kompensasi seri terkendali yang sudah dipakai adalah TCSC (Thyristor Controlled Series Capacitor) [2,3]. Metode ini menggunakan sepasang thyristor anti-paralel yang diseri dengan induktor, kemudian diparalel dengan kapasitor bank yang terhubung seri dengan STTL. Thyristor (dengan kendali sudut fasa) berfungsi mengatur arus yang lewat di induktor sehingga reaktansi total TCSC menjadi variabel. Sistem ini memiliki kelemahan yaitu adanya zona resonansi antara reaktansi kapasitif dan reaktansi induktif, butuh rangkaian sinkronisasi dengan STTL, butuh rangkaian

komutasi paksa jika thyristor ingin dipadamkan sebelum tegangan nol, dan dibangkitkannya harmonik arus orde rendah. TCSC pertama kali dipasang tahun 1992 di gardu Kayenta (di Northeast Arizona).

Perkembangan teknologi saklar daya memunculkan konsep kompensasi seri terkendali berikutnya, yaitu GTOCSC (Gate Turn-Off thyristor Controlled Series Capacitor) [3,4,6,7]. Fungsi GTO di sini sama dengan thyristor pada TCSC. Tapi GTO memiliki kelebihan dibandingkan thyristor, yaitu kecepatan pensaklaran yang lebih tinggi (sehingga lebih responsif) dan mampu dipadamkan tanpa rangkaian komutasi paksa. Namun di sisi lain, GTO butuh arus negatif yang besar untuk memadamkannya (± 1/3 dari arus anoda) sehingga rangkaian drivernya lebih rumit.

Kekurangan TCSC dan GTOCSC timbul karena saklar daya yang digunakan disulut pada frekuensi STTL. Hal itu dapat diatasi dengan mengganti teknik penyulutannya dengan PWM yang berfrekuensi lebih tinggi daripada frekuensi STTL, biasanya diatas 600 Hz [5]. Namun, jika PWM digunakan sebagai teknik penyulutan, topologi kompensatornya harus diubah agar tidak mengganggu arus STTL yang umumnya berfrekuensi 50-60 Hz. Chu & Pollock [1] telah mengusulkan topologi PWMCSC yang mampu mengatasi kekurangan TCSC dan GTOCSC. Tetapi topologi ini masih rumit karena menggunakan 12 saklar daya dua-arah untuk sistem STTL 3-fasa.


2

Makalah ini menyajikan analisa topologi PWMCSC lain yang lebih sederhana. Topologinya mengacu pada [5], yaitu hanya menggunakan 4 saklar daya dua-arah, 1 penyearah dioda 3-fasa, 3 trafo gandeng, dan kapasitor bank untuk STTL 3-fasa. Topologi ini mampu menyediakan derajat kompensasi seri yang terkendali secara kontinu melalui variasi duty cycle dari deretan pulsa PWM berfrekuensi tetap, yang akan digunakan sebagai sinyal penyulutan saklar daya. Sinkronisasi dengan STTL tidak perlu dilakukan karena frekuensi pensaklaran yang tinggi sehingga hanya harmonik orde tinggi yang muncul disekitar frekuensi PWM dan kelipatannya.

2. TOPOLOGI & PRINSIP KERJA

Gambar 1 menampilkan rangkaian PWMCSC

yang terpasang pada STTL 3-fasa.

Gambar 1. PWMCSC Terpasang Di STTL 3-Fasa Sedangkan rangkaian ekivalen 1-fasa ditunjukkan oleh Gambar 2.

Gambar 2. Rangkaian Ekivalen PWMCSC 1-Fasa

Lihat Gambar 1 & 2. PWMCSC dapat diwakili oleh saklar daya dua-arah S4 yang diparalel dengan kapasitor yang terhubung seri dengan saklar daya dua-arah S1 (saklar utama). Kedua saklar daya itu bekerja saling berlawanan. Jika S1 di-ON-kan S4 harus di-OFF-kan, sehingga kapasitor terhubung ke rangkaian. Sebaliknya, kapasitor terlepas dari rangkaian, sisi sekunder trafo terhubung-singkat, dan S4 serta penyearah dioda menjadi tempat untuk mengalirkan arus sekunder trafo gandeng. Semua saklar daya dikendalikan oleh pulsa PWM berfrekuensi tetap.

Dengan mengatur D (duty cycle) sinyal PWM, maka derajat kompensasi seri (S) atau besarnya reaktansi kapasitif kapasitor bank (XC) dapat diatur sesuai kebutuhan (kondisi beban). Harga XC berbanding lurus dengan tegangan VC yang akan muncul di sisi primer trafo gandeng sebagai Vcomp sehingga reaktansi induktif STTL (Xsal) & jatuh tegangan STTL (�V=Vk-Vt=IXsal) berkurang. Saat S123 ON, tegangan sesaat yang muncul di sisi primer trafo gandeng (vcomp) adalah tegangan jepit di XLT ditambah tegangan kapasitor yang dilihat oleh sisi primer trafo (Vinj).

Trafo gandeng diwakili oleh reaktansi bocor (XLT) yang diseri dengan trafo 1:1. Fungsinya untuk menggandengkan perangkat PWMCSC dengan STTL secara seri. Sehingga selama penyulutan, frekuensi arus STTL (I) tidak terganggu. Trafo gandeng juga berfungsi untuk memisahkan PWMCSC dengan STTL sehingga arus yang lewat dikapasitor & saklar utama (IC = Isek � I) bukanlah I seperti pada TCSC & GTOCSC, maka rangkaian sinkronisasi tidak lagi dibutuhkan. Trafo step-up juga bisa digunakan jika komponen PWMCSC memiliki rating arus yang kecil. Sisi sekundernya dirangkai bintang (wye) untuk menghilangkan harmonik kelipatan tiga (n = 3,6,9,...).

Saklar daya S123 (saklar utama) berperan mengatur besar & lamanya arus yang melalui kapasitor (IC). Dengan demikian harga VC bisa diubah-ubah sesuai kebutuhan (lihat Persamaan 1). Mengubah-ubah harga VC dapat diperoleh dengan mengatur harga D, yaitu dengan cara menaik-turunkan amplitudo gelombang acuan sinyal PWM. D didefinisikan sebagai perbandingan antara ton dan T atau Vref dan Vcarr sinyal PWM. S4 dan penyearah dioda 3-fasa menjadi tempat pengalihan Isek saat saklar utama OFF. Jika Isek tidak dialihkan saat saklar utama OFF, maka trafo gandeng bisa rusak. Selama S4 ON, sisi sekunder trafo gandeng dihubung-singkat sehingga Vcomp adalah jatuh tegangan di XLT. Konstruksi penyearah dioda dibuat 3-fasa agar jumlah saklar daya yang digunakan untuk mengalihkan Isek cukup satu buah saja (yaitu S4).

Kapasitor bank merupakan komponen utama dari kompensator. Fungsinya untuk mengompensasi rugi-rugi reaktansi induktif STTL atau jatuh tegangan di STTL (IXsal). Kapasitor bank dihubung wye agar mendapatkan arus yang lebih besar dibandingkan jika ia dihubung segitiga (delta), sehingga VC yang dihasilkan menjadi lebih besar pula. Namun, harga C (kapasitansi) yang diperlukan menjadi 3 kali lebih besar daripada harga C yang dirangkai segitiga.

Gambar 3 bisa digunakan untuk membantu memahami prinsip kerja PWMCSC. Tegangan sisi primer trafo gandeng (Vcomp) memiliki 2 komponen. Pertama, tegangan yang terpotong-potong yang tertinggal 90° dari arus STTL (I). Tegangan ini merupakan hasil dari tegangan yang muncul di kapasitor (VC) akibat pensaklaran PWM. Magnitudo VC merupakan fungsi dari I dan D (lihat Persamaan 5). Dengan kata lain, akibat dari proses ON-OFF disaklar utama oleh sinyal PWM, VC akan dilihat sebagai Vinj oleh STTL. Kedua, tegangan sinusoidal yang disebabkan oleh jatuh tegangan di XLT. Tegangan ini mendahului I sebesar 90°. Sehingga komponen


3

fundamental dari Vcomp adalah gabungan kedua komponen tersebut yang tampak di Gambar 3 (atas warna merah). Warna biru adalah I (x2). Bagian bawah adalah VC (merah) dan IC (x2) warna biru. Vcomp sepuncak dengan VC. I sefasa & sepuncak dengan IC.

Gambar 3. Ix2 & Vcomp (atas) ; IC x2 & VC (bawah)

3. PERSAMAAN MATEMATIKA PADA KONDISI MANTAP

Anggap STTL 3-fasa seimbang. Analisa

persamaan matematika kondisi mantap akan mengacu pada rangkaian 1-fasa di Gambar 2. Prinsip umum kompensasi seri terkendali bisa dijelaskan melalui persamaan dasar kapasitor, bahwa tegangan kapasitor bisa diubah-ubah dengan mengatur harga dan/atau lama arus yang melaluinya, dan tegangan kapasitor berbanding lurus dengan reaktansi kapasitifnya :

harga sesaat

( ) ( )�=t

cc dttiC

tv0

1

( ){ }�==T

cccc dttvT

IjXV0

21 ...(1)

harga efektif/kondisi mantap T = ½ perioda sinusoidal

Arus STTL dianggap sinusoidal dengan magnitudo konstan :

( ) ( )tIti ωsin= …(2)

Pengaruh kendali PWM dinyatakan oleh fungsi pensaklaran f(t) yang didapat dari deret Fourier sinyal penyulutan di S1. Sinyal penyulutan tersebut merupakan deretan pulsa berfrekuensi tetap (fsw) dengan D yang variabel.

( ) ( )�∞

=+=

1cos

nfn tnkDDtf ω …(3)

Dn = | (2/�n) sin (�nD) | kf = perbandingan antara fsw dengan frekuensi arus

atau tegangan STTL (fmains) � = 2 � fmains

Arus yang melalui kapasitor (IC) dapat dirumuskan sebagai hasil kali dari I dan f(t) :

( ) ( ) ( )titftic =

( )( )[ ]( )[ ]�

∞

= ��

��

��

��

−

+++=

1 1sin

1sin

2

sin

n f

fn tnk

tnkD

I

tDI

ωω

ω

...(4)

Persamaan 4 menunjukkan bahwa harmonik arus

dikapasitor merupakan kelipatan fsw yaitu (nkf ± 1), dimana n = 1,2,3,... . Sehingga harmonik tegangan dikapasitor, yang menyebabkan impedansi rendah pada frekuensi tinggi, dapat diabaikan jika fsw bernilai tinggi. Maka,

( ) ( )tDIXtv cc ωcos−≈ ...(5)

Secara analogi, tegangan yang diinjeksikan ke STTL (Vinj) dapat dihasilkan dari VC dan f(t) :

( ) ( )

( )[ ] ( )[ ]{ }tnktnk

DDIX

tIDXtv

ff

nn

ccinj

ωω

ω

1cos1cos

2cos

1

2

−++

−−≈ �∞

=

...(6)

Harga reaktansi yang dilihat oleh STTL (yang muncul di sisi primer trafo) saat frekuensi nominal :

LTCeqcomp XXX +−= …(7)

dimana XCeq adalah reaktansi ekivalen kapasitor yang muncul karena proses pensaklaran, harganya adalah :

cCeq XDX 2= …(8)

Sehingga Persamaan 7 menjadi :

LTccomp XXDX +−= 2 …(9)

Gambar 4 menampilkan variasi harga Xcomp

sebagai fungsi dari perubahan D [5]. Kurva tersebut diperoleh dari PWMCSC yang memiliki derajat kompensasi seri maksimum (Smax) 30% atau 0,3 pu dan XLT = 0,0033 pu. Smax diperoleh saat D = 1, artinya kapasitor terhubung ke STTL secara penuh (seperti fixed compensation) yaitu saklar utama ON terus selama 1 perioda. Bila harga D > (XLT / XC) (1/2) maka harga reaktansi PWMCSC adalah kapasitif, sebaliknya induktif.

Gambar 4. Variasi Xcomp Sebagai Fungsi Dari D


4

Dari Gambar 4 inilah terlihat perbedaan antara

PWMCSC dan TCSC. PWMCSC tidak mempunyai zona resonansi seperti TCSC [2,3].

4. HARMONIK ARUS DI STTL

Harmonik tegangan yang dibangkitkan oleh

pensaklaran PWMCSC dan kemudian diinjeksikan ke STTL dapat dihitung dari Persamaan 6 suku kedua. Harmonik tegangan tersebut merupakan kelipatan dari fsw yaitu (nkf ± 1), dimana n = 1,2,3,… .

Magnitudo harmonik tegangan (Vinj n) yang muncul akan menyebabkan harmonik arus STTL dengan magnitudo :

( )( )LTsalf

injnk XXnk

VI n

f +±=± 11 ..(10)

dimana Vinj n diperoleh dari :

2nc

injIDDX

Vn

= ..(11)

Maka, rasio antara magnitudo harmonik arus

STTL terhadap komponen fundamental didapat dari substitusi Persamaan 11 ke Persamaan 10 :

( )( )LTsalf

ncnk

XXnkDDX

I

If

+±=

±

12

1 ..(12)

Reaktansi kapasitor bank dan reaktansi bocor trafo

yang dinyatakan sebagai fungsi dari Smax adalah :

sallt

c XX

SX

−=

1max ; sal

lt

ltLT X

XSX

X−

=1

max ..(13)

dimana Xlt dalah reaktansi bocor trafo dalam pu atau %.

Substitusikan Persamaan 13 ke Persamaan 12 :

( ) ( ) ltf

nnk

XSS

nkDD

I

If

max

max1

1112 −−±=

± ..(14)

Gambar 5a [5] menunjukkan variasi magnitudo

maksimum dari harmonik yang dominan (kf -1) sebagai fungsi dari kf untuk Smax yang berbeda, pada D=0,65. Sedangkan Gambar 5b [5] menunjukkan variasi magnitudo maksimum dari harmonisa yang dominan sebagai fungsi dari Smax untuk kf yang berbeda. Kurva-kurva tersebut diambil pada Xlt = 0,1 pu (10%). Dari Gambar 5 terlihat bahwa untuk menekan harmonik arus STTL sampai 1% dari komponen fundamentalnya, fsw minimal harus 960 Hz (kf = 16). Hal ini akan menjadi pertimbangan saat kita memilih jenis saklar daya. Atau dengan cara lain, yaitu multi-module seperti pada [5].

Gambar 5a. Variasi Magnitudo Maksimum dari

Harmonik Dominan Sebagai Fungsi dari kf 5b. Variasi Magnitudo Maksimum dari Harmonik

Dominan Sebagai Fungsi dari Smax

5. PENINGKATAN HANTARAN DAYA AKTIF

Dengan mengecilnya harga Xsal setelah dikompensasi, hantaran daya aktif STTL akan membesar :

( )2(%)max(%)

(%)

1

1

DXSX

XP

ltlt

lt

−+−

−= ..(15)

Gambar 6 [5] menampilkan bagaimana hantaran

daya aktif STTL dapat ditingkatkan dengan mengubah-ubah harga D. Pada harga D yang rendah XLT masih dominan dibandingkan reaktansi kapasitif PWMCSC, sehingga mengurangi P. Tapi setelah D > {Xlt(%)}

(1/2) reaktansi kompensator menjadi kapasitif dan menaikkan harga P.

Gambar 6. Hantaran Daya Aktif Sebagai Fungsi Dari D Pada Berbagai Harga Smax


5

6. SIMULASI KOMPUTER

Data Simulasi :

Untuk langkah awal penelitian akan dilakukan simulasi komputer menggunakan software PSIM sebagai alat bantu. Frekuensi PWM (fsw) = 1250 Hz, atau kf = 1250/50 = 25, simulasi selama ½ detik. Rangkaian daya untuk simulasi sama seperti Gambar 1 dan 2, dengan data-data sebagai berikut :

Tabel 1. Data STTL & PWMCSC

Tegangan kirim Vk = 100 V ; fmains = 50 Hz Induktansi total STTL

L = 29 mH/fasa Xsal = 9,1106 �/fasa

Kapasitor bank C = 500 µF/fasa XC = 6,3694 �/fasa ; Smax = 70%

Trafo gandeng per fasa (50 V ; 5 A)

Rasio belitan = 1: 1 Tahanan primer Rp = 0,402 � Tahanan sekunder Rs=0,402 � Induktansi primer Lp=0,2722 mH Induktansi sekunder Ls=0,2722 mH Induktansi pemagnetan Lm = 0,3938 H Tahanan rugi inti RC = 198,011 �

Tabel 2. Data Variasi Beban

Beban 1 (beban ringan) Z1 = Rmurni = 19,5 � Beban 2 (beban sedang) Z2 = (19,5 � + j�5 mH) Beban 3 (beban berat) Z3 = (19,5 � + j�22 mH)

Pemilihan Saklar Daya :

Lihat kembali gambar 5. Karena pulsa yang digunakan untuk menyulut saklar daya berbasis sinyal PWM dan aplikasinya pada STTL yang berdaya tinggi maka syarat pokok dalam memilih saklar daya adalah berkecepatan tinggi, fully controllable, dan berdaya tinggi. Berarti jelas, thyristor tidak memenuhi syarat kecepatan tinggi dan fully controllable. GTO memang fully controllable dan kecepatannya juga lebih tinggi daripada thyristor, tapi butuh arus negatif yang besar untuk memadamkannya sehingga rangkaian penyulutannya lebih rumit. MOSFET & IGBT lebih cocok untuk aplikasi ini. Selain memenuhi ketiga syarat di atas, untuk MOSFET & IGBT jenis baru tidak membutuhkan rangkaian snubber dan membawa sifat parasitik dioda anti-paralel sehingga merupakan saklar daya dua-arah. Tapi karena MOSFET memiliki harga yang jauh lebih murah dari IGBT, maka di sini akan digunakan MOSFET.

IGCT dan MCT juga cocok dipilih, tapi keduanya masih dalam tahap pengembangan sehingga tak ada di PSIM. IGCT merupakan pengembangan lanjut dari GTO. Sedangkan MCT menggabungkan sifat MOSFET dan thyristor.

(a). Kurva I (merah), Vcomp (biru), Vk (hijau), Vt (merah muda)

(b). Kurva IC (merah) dan VC (biru)

(c). Kurva IC (merah) dan Vinj (biru)

(d). Spektrum Harmonik I (atas) &Vcomp (bawah) Gambar 7. STTL 1-Fasa Beban Sedang Pada D = 0,8

Gambar 8. STTL 3-Fasa Beban Sedang Pada D=0,8.

Vcomp (atas), VC (tengah), ICR & IR (bawah)


6

Tabel 3. Hasil Simulasi PWMCSC 1-Fasa Saat Beban Ringan

D (saklar utama)

Vt (V)

I (A)

VC

(V) IC

(A) Vinj

(V) Vcomp

(V) XC = (VC /IC)

(�) S=(XC /Xsal)x100

(%) �V ={(Vk - Vt)/Vk }x100

(%) P

(W)

Cos øk Sisi

Kirim

Cos øt Sisi

Terima 0 87,3681 4,48042 0,0453376 0,14156 1,43222e-3 3,68179 0,32027 3,515 12,63 374,233 0,906 0,987

0,2 87,764 4,50072 6,92103 2,0165 3,08794 4,61498 3,432 37,67 12,23 377,625 0,91 0,986 0,4 88,9176 4,55988 12,4856 2,90715 7,88239 8,24173 4,294 47,132 11,08 387,683 0,922 0,986 0,6 90,7208 4,65235 18,6299 3,67097 14,4189 14,2476 5,075 55,7 9,28 403,659 0,939 0,985 0,8 92,8797 4,76306 25,4638 4,40447 22,7705 22,3288 5,781 63,45 7,12 423,262 0,96 0,985 1 94,7526 4,85911 32,8741 5,11859 32,8577 32,2972 6,4225 70,5 5,25 440,769 0,98 0,985

Tabel 4. Hasil Simulasi PWMCSC 1-Fasa Saat Beban Sedang

D

(saklar utama) Vt

(V) I

(A) VC

(V) IC

(A) Vinj

(V) Vcomp

(V) XC = (VC /IC)


(%) �V ={(Vk - Vt)/Vk }x100

(%) P

(W)

Cos øk Sisi

Kirim

Cos øt Sisi

Terima 0 85,0135 4,34522 4,4797e-2 0,137283 1,4152e-3 3,57085 0,326 3,578 14,98 352 0,880 0,984

0,2 85,4401 4,36703 6,78246 1,95659 3,02628 4,50165 3,466 38,043 14,56 355,536 0,884 0,984 0,4 86,7022 4,43143 12,1781 2,82530 7,68827 8,04671 4,31 47,30 13,29 366,153 0,897 0,984 0,6 88,7338 4,53509 18,187 3,57854 14,0760 13,9231 5,082 55,781 11,27 383,552 0,917 0,983 0,8 91,3144 4,66697 24,9638 4,31576 22,3233 21,9021 5,78 63,442 8,68 406,311 0,943 0,983 1 93,8947 4,79952 32,4732 5,05602 32,4570 31,9036 6,422 70,48 6,105 429,942 0,969 0,983

Tabel 5. Hasil Simulasi PWMCSC 1-Fasa Saat Beban Berat

D

(saklar utama) Vt

(V) I

(A) VC

(V) IC

(A) Vinj

(V) Vcomp

(V) XC = (VC /IC)


(%) �V ={(Vk - Vt)/Vk }x100

(%) P

(W)

Cos øk Sisi

Kirim

Cos øt Sisi

Terima 0 79,7511 3,85425 4,2917e-2 0,121754 1,35601e-3 3,167 0,3525 3,87 20,25 277,084 0,785 0,935

0,2 80,2322 3,87725 6,28236 1,73720 2,80377 4,08204 3,616 39,7 19,77 280,398 0,79 0,935 0,4 81,6954 3,94692 11,0295 2,51664 6,96351 7,29460 4,383 48,11 18,30 290,590 0,804 0,935 0,6 84,1797 4,06537 16,4262 3,20831 12,7131 12,6001 5,12 56,2 15,82 308,305 0,827 0,934 0,8 87,6601 4,23305 22,7237 3,91513 20,3199 19,9579 5,804 63,71 12,34 334,291 0,861 0,933 1 91,8991 4,44232 30,0997 4,68057 30,0846 29,5719 6,43 70,6 8,1 368,231 0,902 0,934


7

7. KESIMPULAN

Dalam makalah ini telah dibahas pemanfaatan

teknik PWM untuk kompensasi seri terkendali. Topologi yang ditampilkan memiliki kelebihan dibandingkan metode kompensasi seri terkendali sebelumnya. Pembahasan secara teoritis, analisa kurva, dan beberapa hasil simulasi PSIM telah ditampilkan. Saat beban ringan, saklar utama cukup disulut oleh deretan pulsa PWM dengan D = 0,6 artinya XC = 5,075 � akan masuk ke STTL. Saat beban sedang, D minimal ditala sebesar 0,8 yang sebanding dengan XC = 5,78 �. Sedangkan saat beban berat, D harus ditala pada harga 1. Berarti, PWMCSC harus berada pada tingkat kemampuan maksimalnya untuk menjaga agar �V tidak merosot melampaui batas toleransi (-10 %).

8. RENCANA PENELITIAN LANJUT

Pembuatan hardware akan segera dilakukan

beserta rangkaian kendali elektroniknya. Bisa juga dilanjutkan simulasi pada jaringan interkoneksi sistem tenaga.

9. RUJUKAN

1. Chu, K.-H., Pollock, C. (1997), PWM-Controlled

Series Compensation With Low Harmonic Distortion, Proc. Inst. Electr. Eng., Gener. Transm. Distrib., Vol. 144, No. 6, Nov.

2. Helbing, S.G., Karady, G.G. (1994), Investigations of An Advanced Form of Series Compensation, IEEE Trans. On Power Delivery, Vol. 9, No. 2, April.

3. Hingorani, N.G., Gyugyi, L. (2000), Understanding FACTS -Concepts and Technology of Flexible AC Transmission Systems-, El-Hawary M.E., Consulting Editor, IEEE Press.

4. Karady, G.G., Ortmeyer, T.H., Pilvelait, B.R., Maratukulam, D. (1993), Continously Regulated Series Capacitor, IEEE Trans. On Power Delivery, Vol. 8, No. 3, July.

5. Lopes, L.A.C., Fernandes, V.R., Neto, J.A., Joós, G. (1997), A PWM Controlled Series Capacitor, Proc. Brazilian Power Electronics Conf. Rec., Brazil, Dec. 1-5.

6. L. Hakim E, S. Abduh (2002), Aplikasi GTOCSC Sebagai Kompensator Daya Reaktif Pada Sebuah Model Saluran Transmisi Tenaga Listrik Satu Fasa-Saluran Pendek, Prosiding SSTE III ITS, Surabaya, Oktober.

7. Nejad, M.M., Ortmeyer, T.H. (1998), GTO Thyristor Controlled Series Capacitor Switch Performance, IEEE Trans. On Power Delivery, Vol. 13, No. 2, April.

10. LAMPIRAN

Pengaruh Kompensasi Seri Terhadap �V :

Gambar L1. Diagram Fasor Kompensasi Seri

Perbandingan Dengan Kompensasi Shunt :

Kompensasi kapasitor shunt & seri memiliki tujuan yang sama dalam hal perbaikan tegangan terima, tapi efeknya sedikit berbeda dalam hal hantaran daya aktif.

Hantaran daya aktif sebelum kompensasi seri :

δδθ

sinsinsin sal

tk

C

tk

XVV

ZVV

P ≈= ..(L1)

Umumnya harga � <<, sehingga sin � � �. Maka penyebut di Persamaan L1 menjadi :

( ) salCC XLlLClCL

ZZ ==�

� �

�=≈ ωωθθsin

..(L2) ZC = impedansi karakteristik STTL (�) � = panjang elektrik STTL (radian atau °) � � l = panjang STTL (km) L = induktansi STTL (H) C = kapasitansi STTL (F) � = 2�fmains

� = selisih antara sudut tegangan Vk dan Vt (°) Hantaran daya aktif setelah kompensasi seri :

'sin'sin

''

'δ

θC

tk

Z

VVP = ..(L3)

Kompensasi shunt akan menyebabkan �’>� dan ZC’<ZC , sehingga hantaran daya aktif belum tentu naik. Kompensasi seri akan menyebabkan �’<� dan ZC’<ZC , sehingga hantaran daya aktif STTL pasti naik.

Gambar L2. Pengaruh Kompensasi Seri Terhadap P

paper 2

Documents