implementasi cmos dan tinjauan praktikal...

Implementasi CMOSuntuk Gerbang Logikadan Tinjauan Praktikal

@2012,Eko DidikWidianto

([email protected])

Teknologi CMOS

Tinjauan Fisik: Asumsidan Disiplin

Buffer danTransmission Gate

Gerbang XOR danXNOR

Lisensi

Implementasi CMOS untuk GerbangLogika dan Tinjauan Praktikal

Kuliah#6 TSK205 Sistem Digital - TA 2011/2012

Eko Didik Widianto

Teknik Sistem Komputer - Universitas Diponegoro

http://didik.blog.undip.ac.id/2012/02/24/kuliah-sistem-digital-tsk-205-2011/



mailto:[email protected]



([email protected])

Teknologi CMOS



Gerbang XOR danXNOR

Lisensi

Umpan Balik

I Sebelumnya dibahas tentang minimalisasi danoptimalisasi rangkaian SOP dan POS denganpenyederhanaan ekspresi logika secara Aljabar, petaKarnaugh, tabular Quine-McCluskey dan rangkaianmulti-output. Dijabarkan juga program bantu komputeruntuk melakukan sintesis rangkaian logika minimum dananalisis rangkaian, yaitu Bmin, Qmls dan Qucs







([email protected])

Teknologi CMOS



Gerbang XOR danXNOR

Lisensi

Tentang Kuliah

I Implementasi gerbang-gerbang logika menggunakanteknologi CMOS serta abstraksi sistem terhadapunderlying hardwarenya

I Bagaimana transistor beroperasi dan membentuk saklarsederhana

I NMOS, PMOS dan CMOSI Gerbang logika CMOS: NOT, AND, OR, NAND, NORI Buffer, tristate dan gerbang transmisi (TG)I CMOS untuk buffer dan TGI Tinjauan praktikal implementasi sistem: asumsi dan disiplin

dalam abstraksi sistem digital







([email protected])

Teknologi CMOS



Gerbang XOR danXNOR

Lisensi

Kompetensi Dasar

I Setelah mempelajari bab ini, mahasiswa akan mampu:1. [C4] Mahasiswa akan mampu mengimplementasikan

gerbang-gerbang dan rangkaian logika menggunakanCMOS dengan tepat

2. [C4] Mahasiswa akan mampu menjelaskan danmengaplikasikan asumsi dan disiplin dalam perancangansistem digital saat implementasi secara fisik

I LinkI Website: http://didik.blog.undip.ac.id/2012/02/24/

kuliah-sistem-digital-tsk-205-2011/I Email: [email protected]










([email protected])

Teknologi CMOS



Gerbang XOR danXNOR

Lisensi

BahasanTeknologi CMOS

Transistor NMOSTransistor PMOSCMOS: Complementary MOSGerbang Logika CMOS

Tinjauan Fisik: Asumsi dan DisiplinAbstraksi DigitalAsumsi #1: Level Tegangan LogikaAsumsi #2: Level Beban StatisAsumsi #3: Beban Kapasitif dan Delay PropagasiAsumsi #4: Wire adalah Konduktor SempurnaAsumsi #5: Flip-flip (Sekuensial)

Buffer dan Transmission GateGerbang BufferTransmission Gate

Gerbang XOR dan XNORGerbang XORGerbang XNORAplikasi Gerbang XOR dan XNOR

Lisensi







([email protected])

Teknologi CMOSTransistor NMOS

Transistor PMOS

CMOS: ComplementaryMOS

Gerbang Logika CMOS



Gerbang XOR danXNOR

Lisensi

Saklar Transistor

I Rangkaian logika dibangun dengan transistorI Asumsi sebuah transistor beroperasi seperti saklar

sederhana yang dikontrol oleh sinyal logika xI TIpe transistor untuk mengimplementasikan saklar

sederhana yang sering digunakan adalah MOSFET (MetalOxide Semiconductor Field Effect Transistor)

I 2 tipe MOSFET:I N-channel (NMOS)I P-channel (PMOS)

I Rangkaian terintegrasi (IC, integrated circuit)menggunakan CMOS (Complementary MOS) yangtersusun atas NMOS dan PMOS

I Tidak hanya menggunakan salah satu transistor NMOSatau PMOS saja, namun pasangan NMOS dan PMOSdalam satu chip







([email protected])


Transistor PMOS


Gerbang Logika CMOS



Gerbang XOR danXNOR

Lisensi






Lisensi







([email protected])


Transistor PMOS


Gerbang Logika CMOS



Gerbang XOR danXNOR

Lisensi

Transistor NMOS sebagai Switch

Transistor NMOS Simbol NMOS

s

Model saklar NMOS: Fungsi saklar:I x low (x = 0)→saklar

terbukaI x high (x = 1)→saklar

tersambung







([email protected])


Transistor PMOS


Gerbang Logika CMOS



Gerbang XOR danXNOR

Lisensi

Operasi NMOS sebagai Saklar

I Transistor beroperasidengan mengontroltegangan VG di terminalGate (G)

I Jika VG low, tidak adakoneksi antara terminalSource (S) dan Drain (D).Transistor mati (off)

I Jika VG high, transistorhidup (on). Seolah sepertisaklar tertutup antaraterminal Source (S) danDrain (D)







([email protected])


Transistor PMOS


Gerbang Logika CMOS



Gerbang XOR danXNOR

Lisensi






Lisensi







([email protected])


Transistor PMOS


Gerbang Logika CMOS



Gerbang XOR danXNOR

Lisensi

Transistor PMOS sebagai Switch

Transistor PMOS Simbol PMOS

Model saklar NMOS: Fungsi saklar:I x low (x = 0)→saklar

tersambungI x high (x = 1)→saklar

terputus







([email protected])


Transistor PMOS


Gerbang Logika CMOS



Gerbang XOR danXNOR

Lisensi

Operasi PMOS sebagai Saklar

I Transistor beroperasidengan mengontroltegangan VG di terminalGate (G)

I Jika VG low, tidak adakoneksi antara terminalSource (S) dan Drain (D).Transistor mati (off)

I Jika VG high, transistorhidup (on). Seolah sepertisaklar tertutup antaraterminal Source (S) danDrain (D)







([email protected])


Transistor PMOS


Gerbang Logika CMOS



Gerbang XOR danXNOR

Lisensi






Lisensi







([email protected])


Transistor PMOS


Gerbang Logika CMOS



Gerbang XOR danXNOR

Lisensi

NMOS dan PMOS dalam Rangkaian Logika







([email protected])


Transistor PMOS


Gerbang Logika CMOS



Gerbang XOR danXNOR

Lisensi

NMOS dan PMOS dalam Rangkaian Logika

I Saat transistor NMOS on, maka terminal drainnya pulled-downke Gnd

I Saat transistor PMOS on, maka terminal drainnya pulled-up keVDD

I Disebabkan cara operasi transistor:I Transistor NMOS tidak dapat digunakan untuk mendorong

terminal drainnya secara penuh ke VDDI Transistor PMOS tidak dapat digunakan untuk mendorong

terminal drainnya secara penuh ke GNDI Sehingga Dibentuk CMOS, transistor NMOS dan PMOS

dipasangkan







([email protected])


Transistor PMOS


Gerbang Logika CMOS



Gerbang XOR danXNOR

Lisensi

Gerbang Logika CMOS

I Gerbang CMOS: pasangan NMOS dan PMOSI transistor NMOS membentuk pull-down network (PDN)I transistor PMOS membentuk pull-up network (PUN)

I Fungsi yang direalisasikan dengan PDN dan PUN adalahsaling berkomplemen satu dengan yang lain

I PDN dan PUN mempunyai jumlah transistor yang samaI Disusun sehingga kedua jaringan adalah dual satu sama

lainI Dimana PDN mempunyai transistor NMOS secara seri,

maka PUN mempunyai PMOS secara paralel dansebaliknya







([email protected])


Transistor PMOS


Gerbang Logika CMOS



Gerbang XOR danXNOR

Lisensi

Gerbang Logika CMOS

I Untuk semua valuasisinyal masukan:

I PDN menarik Vf keGnd (pull-down);atau

I PUN menarik Vf keVDD (pull-up)







([email protected])


Transistor PMOS


Gerbang Logika CMOS



Gerbang XOR danXNOR

Lisensi






Lisensi







([email protected])


Transistor PMOS


Gerbang Logika CMOS



Gerbang XOR danXNOR

Lisensi

Gerbang NOT CMOS

I Diimplementasikan dengan 2 transistor







([email protected])


Transistor PMOS


Gerbang Logika CMOS



Gerbang XOR danXNOR

Lisensi

Gerbang NAND CMOS


x1 x2 T1 T2 T3 T4 f

0 0 On On Off Off1

0 1 On Off Off On1

1 0 Off On On Off1

1 1 Off Off On On0







([email protected])


Transistor PMOS


Gerbang Logika CMOS



Gerbang XOR danXNOR

Lisensi

Gerbang NOR CMOS


x1 x2 T1 T2 T3 T4 f

0 0 On On Off Off1

0 1 On Off Off On0

1 0 Off On On Off0

1 1 Off Off On On0







([email protected])


Transistor PMOS


Gerbang Logika CMOS



Gerbang XOR danXNOR

Lisensi

Gerbang AND CMOS


x1 x2T1 T2 T3 T4 T5 T6

f

0 0 On On Off Off Off On 0

0 1 On Off Off On Off On 0

1 0 Off On On Off Off On 0

1 1 Off Off On On On Off 1







([email protected])


Transistor PMOS


Gerbang Logika CMOS



Gerbang XOR danXNOR

Lisensi

Gerbang OR CMOS


x1 x2T1 T2 T3 T4 T5 T6

f

0 0 On On Off Off Off On 0

0 1 On Off Off On On Off 1

1 0 Off On On Off On Off 1

1 1 Off Off On On On Off 1







([email protected])

Teknologi CMOS

Tinjauan Fisik: Asumsidan DisiplinAbstraksi Digital

Asumsi #1: Level TeganganLogika

Asumsi #2: Level BebanStatis

Asumsi #3: Beban Kapasitifdan Delay Propagasi

Asumsi #4: Wire adalahKonduktor Sempurna

Asumsi #5: Flip-flip(Sekuensial)


Gerbang XOR danXNOR

Lisensi






Lisensi







([email protected])

Teknologi CMOS








Gerbang XOR danXNOR

Lisensi

Sistem Kompleks -> Abstraksi

I Bagaimana sebuah IC kompleks dapat didesain?I tersusun atas jutaan (milyaran) transistorI melakukan fungsi kompleks

I Solusinya adalah dengan abstraksi (digital)I mengidentifikasikan aspek yang penting untuk dikerjakanI ’menyembunyikan’ detail dari aspek yang lain

I Abstraksi digital:I membuat asumsiI mengikuti disiplin yang membuat asumsi valid sehingga

detail dapat disembunyikan, fokus dengan yang penting

I Setidaknya terdapat 5 asumsi dan disiplin dalam abstraksidigital







([email protected])

Teknologi CMOS








Gerbang XOR danXNOR

Lisensi

Asumsi dan Disiplin1. Asumsi #1: semua sinyal mempunyai level logika yang memadai

untuk merepresentasikan nilai 0 dan 1Disiplin: memberikan noise margin yang mencukupi dalamtransmisi sinyal digital

2. Asumsi #2: arus untuk mensuplai komponen telah mencukupitanpa mengganggu level logikaDisiplin: jumlah fanout memenuhi konstrain beban statis(rangkaian tidak overload)

3. Asumsi #3: perubahan level sinyal terjadi seketika tanpadipengaruhi oleh beban kapasitifDisiplin: jumlah fanout dibatasi sehingga pengaruh bebankapasitif masih memenuhi konstrain delay propagasi

4. Asumsi #4: delay propagasi NOL (wire adalah konduktorsempurna)Disiplin: menjaga delay propogasi sinyal masih memenuhikonstrain kecepatan data

5. Asumsi #5: sebuah flip-flop menyimpan nilai masukan Dseketika saat ada transisi naik sinyal clock (dari 0 ke 1) dandipropagasikan ke keluaran QDisiplin: rangkain harus menenuhi konstrain hold-time thdansetup-time tsu







([email protected])

Teknologi CMOS








Gerbang XOR danXNOR

Lisensi






Lisensi







([email protected])

Teknologi CMOS








Gerbang XOR danXNOR

Lisensi

Asumsi #1: Level Logika

I Asumsi: Semua sinyal mempunyai tegangan ’low’ dan’high’ yang memadai (level logika) untukmerepresentasikan nilai diskrit 0 dan 1 (positive-logic)

I Saat ini, level logika TTL menjadi level standar untuk IClogika

I Tegangan supplai: 5V, 3.3V, 1.8V dan 1.2V

I Menggunakan tegangan threshold untuk membedakan nilai 0dan 1

I akan dibahas detail penggunaan 1 buah threshold, 2-buahthreshold dan 4-buah threshold (dengan noise margin)

I Akan problemsensitivitas saat adavariasi threshold(misalnya di penerima)







([email protected])

Teknologi CMOS








Gerbang XOR danXNOR

Lisensi

Nilai Logika sebagai Level Tegangan

I Variabel biner akan dinyatakan sebagai sinyal di rangkaianelektronik

I Nilai variabel merepresentasikan level tegangan (*) atauarus

I Membedakan nilai logika berdasarkan tegangan thresholdI Sistem logika positif

I Level tegangan di atas threshold −→logika 1 (high, H)I Level tegangan di bawah threshold −→logika 0 (low, L)

I Sistem logika negatif sebaliknyaI Level tegangan di atas threshold −→logika 0 (low, L)I Level tegangan di bawah threshold −→logika 1 (high, H)







([email protected])

Teknologi CMOS








Gerbang XOR danXNOR

Lisensi

Level Tegangan Threshold

I Vss merupakan teganganminimum yang ada di sistem. Bisabernilai negatif. Akan digunakanVss = 0V

I VDD adalah tegangan suplai. Nilaitegangan: +5V, +3.3V atau 1.2V.Akan digunakan VDD = 5V

Sistem Logika Positif

I Level tegangan untuk V0,max (threshold maksimal) danV1,min (threshold minimal) tergantung dari teknologiimplementasi

I Nilai tegangan antara Vss - V0,max−→logika 0 (low, L)I Nilai tegangan antara V1,min- VDD−→logika 1 (high, H)







([email protected])

Teknologi CMOS








Gerbang XOR danXNOR

Lisensi

Margin Noise

I Menggunakan 2 threshold:I threshold tinggi dan threshold

rendah. Ada zonaunspecified

I rentan dengan noise,interferensi, rugi-rugiparasitic saat transmisi

I Solusi: menambah thresholdoutputVOL < VIL dan VOH > VOL

I Disiplin: komponen mematuhispesifikasi noise margin yangmencukupi untuk mengantisipasinoise, sehingga level tegangantidak terganggu







([email protected])

Teknologi CMOS








Gerbang XOR danXNOR

Lisensi






Lisensi







([email protected])

Teknologi CMOS








Gerbang XOR danXNOR

Lisensi

Asumsi #2: Level Beban Statis

I Asumsi: Arus untuk mensuplai komponen mencukupi tanpamengganggu level logika

I Ditentukan oleh rangkaian internal di komponen (resistansi outputseri)

I Static load: arus yang mengalir saat beban dihubungkan ke outputrangkaian

I Static berarti hanya melihat beban saat nilai sinyal tidak berubahI Masukan high: komponen input mensuplai (source) arus ke bebanI Masukan low: komponen menerima (sink) arus dari beban

I Disiplin: rangkaian tidak overload, membatasi fanout untuk memenuhikonstrain beban statis

I Manufaktur menyediakan karakteristik load statis (IOH , IOL, IIH danIIL)

I Desainer memastikan fanout (jumlah input yang dapat didrive olehsuatu output) tidak mempengaruhi level logika







([email protected])

Teknologi CMOS








Gerbang XOR danXNOR

Lisensi

Karakteristik beban statis

Diberikan: Arus input: komponen sbgloadArus output: komponensbg driverNilai arus: negatif (aruskeluar dari terminal), positif(arus masuk ke terminal)

I Tiap keluaran terminal dapat source/sink arus 24mA dan bebanmasukan 5µA, sehingga dapat mendrive 24mA/5µA = 4800 masukan

I Namun, untuk logika high tegangan keluaran turun 2.2V dan untuk logikalow tegangan naik menjadi 0.55V

I Noise margin hanya menjadi 0.2V untuk logika high dan 0.25V untuklogika low

I Agar noise margin tetap 0.4V, arus keluaran dibatasi 12mA, sehinggafanout maksimal 2400 masukan

I Tapi, beban statis bukan satu-satunya faktor yang menentukanfanout







([email protected])

Teknologi CMOS








Gerbang XOR danXNOR

Lisensi






Lisensi







([email protected])

Teknologi CMOS








Gerbang XOR danXNOR

Lisensi

Asumsi #3: Beban Kapasitif dan DelayPropagasi

I Asumsi: Perubahan level sinyal terjadi secara seketika

I Real: transisi level sinyal tidak seketikaI rise-time (tr ): lamanya waktu

sinyal tegangan naik dari levelrendah ke tinggi

I fall-time (tf ): lamanya waktu sinyaltegangan turun dari level tinggi kerendah

I Di tiap komponen: resistansi seri (rs),kapasitansi masukan (Cin)

I Saat output dihubungkan dengan beberapa beban masukan secaraparalel, Cin= total Cin semua masukan. Transisi jadi lebih lambat (landai)

I Disiplin: Minimalkan fanout untuk mengurangi beban kapasitif, sehinggamemenuhi konstrain delay propagasi







([email protected])

Teknologi CMOS








Gerbang XOR danXNOR

Lisensi

Delay Propagasi

I Selain itu, delay propagasi komponen (tpd ): lamanya waktu dariperubahan input sampai outputnya berubah

I Misalnya: Cin tipikal dari komponen IC logika adalah 5pF. Suatukomponen (misalnya gerbang AND) mempunyai delay propagasimaksimum, tpd 4.3ns yang diukur saat kapasitansi load CL 50pF. Berapafanout gerbang AND yang dapat digunakan tanpa menyebabkan delaypropagasi yang melebihi nilai maksimum

I Maksimum fanout = CL/Cin = 50pF/5pF = 10I Nilai sebenarnya akan lebih kecil karena terdapat kapasitansi stray

antara keluaran dan masukan







([email protected])

Teknologi CMOS








Gerbang XOR danXNOR

Lisensi






Lisensi







([email protected])

Teknologi CMOS








Gerbang XOR danXNOR

Lisensi

Asumsi #4: Wire adalah KonduktorSempurna

I Asumsi: Perubahan nilai di keluaran akan langsung dapatdilihat seketika oleh masukan komponen yang terhubungke keluaran tersebut

I Wire adalah konduktor sempurna yang dapatmempropagasikan sinyal tanpa delay

I Wire adalah jalur transmisiI Untuk jalur pendek, asumsi dapat diterimaI Jalur panjang, disiplin perlu diperhatikan. Misalnya saat

mendesain rangkaian kecepatan tinggiI Terdapat kapasitansi dan induktansi parasitik yang tidak

dapat diabaikan

I Disiplin: menjaga delay propagasi sinyal masihmemenuhi konstrain kecepatan data







([email protected])

Teknologi CMOS








Gerbang XOR danXNOR

Lisensi






Lisensi







([email protected])

Teknologi CMOS








Gerbang XOR danXNOR

Lisensi

Asumsi #5: Flip-flip (Sekuensial)I Asumsi: Di rangkaian sekuensial, sebuah flip-flop menyimpan nilai

masukannya seketika saat transisi masukan clock dari 0 ke 1 (transisinaik). Selain itu, nilai yang tersimpan akan terlihat di keluarannyaseketika itu juga

I Flip-flop membutuhkan nilai yang akandisimpan harus ada di jalur masukandalam interval waktu sebelum transisi clocknaik. Disebut setup time

I Dan nilainya harus tidak berubah antarainterval tersebut sampai suatu intervalsetelah transisi clock naik. Disebut holdtime

I Nilai yang tersimpan tidak langsung tampak di keluaran, namun adadelay. Disebut clock-to-output delay

I Disiplin: rangkaian harus memenuhi konstrain berikutI Perubahan data masukan harus tidak terjadi dalam interval thI Keluaran data dari satu sisi clock harus sampai di masukan flip-flop

selanjutnya sebelum interval setup time tsu di clock berikutnya







([email protected])

Teknologi CMOS








Gerbang XOR danXNOR

Lisensi

Sumber Daya

I Dua sumber konsumsi daya di rangkaian digitalI daya static: disebabkan karena arus bocor (leakage

current) antar dua terminal atau terminal dengan groundI Terjadi secara kontinyu, tidak dipengaruhi oleh operasi

rangkaian

I daya dinamik: disebabkan karena adanya charging dandischarging di kapasitansi beban saat ada transisi leveltegangan logika di keluaran (naik/turun)

I Dipengaruhi oleh frekuensi perubahan level sinyal

I Upaya mengontrol konsumsi daya:I daya statik: memilih komponen dengan konsumsi daya

statik rendahI daya dinamik: mengurangi frekuensi transisi sinyal







([email protected])

Teknologi CMOS


Buffer danTransmission GateGerbang Buffer

Transmission Gate

Gerbang XOR danXNOR

Lisensi






Lisensi







([email protected])

Teknologi CMOS



Transmission Gate

Gerbang XOR danXNOR

Lisensi

Buffer

I Buffer sering digunakan di rangkaian yang mempunyai load (beban)kapasitif besar

I Dapat dibuat dengan kemampuan kapasitas driving yang berbedaI Tergantung ukuran transistor yang digunakanI Semakin besar transistor→kemampuan menangani arus yang

lebih banyakI Umumnya digunakan untuk mengontrol LED (light emitting diode)

I Buffer mempunyai fan-out yang lebih besar daripada gerbang logikalainnya

Buffer non-inverting Buffer inverting







([email protected])

Teknologi CMOS



Transmission Gate

Gerbang XOR danXNOR

Lisensi

Buffer (Gerbang) Tri-State

I Gerbang (Buffer) Tri-state mempunyai:I satu input (x)I satu output (f )I satu masukan kontrol (e)

I Saat e = 1, buffer melalukan nilai x ke f. Jika e = 0,masukan buffer terputus dari keluaran f







([email protected])

Teknologi CMOS



Transmission Gate

Gerbang XOR danXNOR

Lisensi

Buffer (Gerbang) Tri-State

I Untuk baris dimana e=0,keluaran dinyatakandengan nilai Z

I Nilai Z disebut kondisihigh-impedance

I Nama tri-state berasal dari2 keadaan normal (0 dan1) dan Z sebagai keadaanketiga (tidak mempunyaikeluaran)

e x f

0 0 Z

0 1 Z

1 0 0

1 1 1







([email protected])

Teknologi CMOS



Transmission Gate

Gerbang XOR danXNOR

Lisensi

Tipe Buffer Tri-state

I 4 konfigurasi buffer tri-state: tipe output dan sinyalkontrol







([email protected])

Teknologi CMOS



Transmission Gate

Gerbang XOR danXNOR

Lisensi

Aplikasi Buffer

I Kedua output gerbang tristate dihubungkanI Ini dimungkinkan, karena salah satu keluaran gerbang

tri-state akan Z (high-impedance)

I Fungsi: multiplekser 2-masukan







([email protected])

Teknologi CMOS



Transmission Gate

Gerbang XOR danXNOR

Lisensi

Buffer Non-inverting CMOS

I Menggunakan 4 transistor







([email protected])

Teknologi CMOS



Transmission Gate

Gerbang XOR danXNOR

Lisensi






Lisensi







([email protected])

Teknologi CMOS



Transmission Gate

Gerbang XOR danXNOR

Lisensi

Transmission Gate

I Transmission gate (TG) berfungsi seperti saklar,menghubungkan input (x) ke output (f )

I Umumnya digunakan untuk mengimplementasikan gerbangXOR dan rangkaian multiplekser







([email protected])

Teknologi CMOS



Transmission Gate

Gerbang XOR danXNOR

Lisensi

Transmission Gate CMOS








([email protected])

Teknologi CMOS



Transmission Gate

Gerbang XOR danXNOR

Lisensi

Buffer Tri-state CMOS








([email protected])

Teknologi CMOS



Transmission Gate

Gerbang XOR danXNOR

Lisensi

Multiplekser dan XOR dengan TG

I Hitung jumlah transistor yang diperlukan







([email protected])

Teknologi CMOS



Gerbang XOR danXNORGerbang XOR

Gerbang XNOR

Aplikasi Gerbang XOR danXNOR

Lisensi






Lisensi







([email protected])

Teknologi CMOS




Gerbang XNOR


Lisensi

Gerbang XOR

I Elemen dasar yang lain adalah gerbang exclusive OR(XOR)

I Digunakan untuk operasi aritmatika

I Fungsi XOR ditunjukkan dengan simbol ⊕I Bentuk SOP, x1 ⊕ x2 = x1x2 + x1x2I Keluaran akan bernilai “1” jika dan hanya jika jumlah

masukan bernilai “1” ganjil







([email protected])

Teknologi CMOS




Gerbang XNOR


Lisensi

XOR 3-Variabel dan 4-Variabel

I Persamaan fungsi XOR 3-masukan:f (x1, x2, x3) = x1 ⊕ x2 ⊕ x3

I Bentuk kanonik SOPnya?I Rangkaian logika?

I Persamaan fungsi XOR 4-masukan:

f (x1, x2, x3, x4) = x1 ⊕ x2 ⊕ x3 ⊕ x4

I Bentuk kanonik SOPnya?I Rangkaian logika?







([email protected])

Teknologi CMOS




Gerbang XNOR


Lisensi






Lisensi







([email protected])

Teknologi CMOS




Gerbang XNOR


Lisensi

Gerbang XNOR

I Komplemen XOR adalah gerbang XNOR - exclusive NORI Fungsi XNOR ditunjukkan dengan simbol ≡

I Bentuk SOP, x1 ≡ x2 = (x1 ⊕ x2) = x1x2 + x1x2I Keluaran akan bernilai “1” hanya jika jumlah masukan

dengan nilai “1” genapI Disebut juga fungsi kesamaan (ekuivalensi)







([email protected])

Teknologi CMOS




Gerbang XNOR


Lisensi

XNOR 3-Variabel dan 4-variabel

I Persamaan XNOR 3-variabel: f (x1, x2, x3) = x1 ≡ x2 ≡ x3

I Bentuk kanonik SOP?I Rangkaian logika?

I Persamaan XNOR 4-variabel:f (x1, x2, x3, x4) = x1 ≡ x2 ≡ x3 ≡ x4

I Bentuk kanonik SOP?I Rangkaian logika?







([email protected])

Teknologi CMOS




Gerbang XNOR


Lisensi






Lisensi







([email protected])

Teknologi CMOS




Gerbang XNOR


Lisensi

Aplikasi XOR

I Rangkaian aritmatika: elemen full-adder,penjumlah/pengurang dan deteksi overflow

I Parity generator dan deteksi bit error transmisiI enkripsi DES

(http://en.wikipedia.org/wiki/Data_Encryption_Standard)







([email protected])

Teknologi CMOS




Gerbang XNOR


Lisensi

Elemen Full Adder (Penjumlah)







([email protected])

Teknologi CMOS




Gerbang XNOR


Lisensi

Rangkaian Penjumlah dan Pengurang

I Kontrol Add/Sub = 1 menginverskan masukanY [n − 1, . . . ,0] dan menjumlahkan dan C0 = 1

I (-Y) = 2’s complement dari Y







([email protected])

Teknologi CMOS




Gerbang XNOR


Lisensi

Rangkaian Komparator 4-bit







([email protected])

Teknologi CMOS




Gerbang XNOR


Lisensi

Rangkaian Generator dan Checker Parity

I Parity generator dan checker untuk data 4-bitI Parity genap: nilai ’1’ dari bit data dan paritynya berjumlah

genapI Menjamin kehandalan data saat transmisiI Mendeteksi 1 kesalahan bit







([email protected])

Teknologi CMOS




Gerbang XNOR


Lisensi

Enkripsi DES: Data Encryption StandarI http://en.wikipedia.org/wiki/Data_Encryption_Standard

The Feistel function (F function) of DES







([email protected])

Teknologi CMOS



Gerbang XOR danXNOR

Lisensi

LisensiCreative Common Attribution-ShareAlike 3.0 Unported (CCBY-SA 3.0)

I Anda bebas:I untuk Membagikan — untuk menyalin, mendistribusikan,

dan menyebarkan karya, danI untuk Remix — untuk mengadaptasikan karya

I Di bawah persyaratan berikut:I Atribusi — Anda harus memberikan atribusi karya sesuai

dengan cara-cara yang diminta oleh pembuat karyatersebut atau pihak yang mengeluarkan lisensi

I Cantumkan sumber asal file ini, yaituhttp://didik.blog.undip.ac.id/2012/02/24/

kuliah-sistem-digital-tsk-205-2011/

I Pembagian Serupa — Jika Anda mengubah, menambah,atau membuat karya lain menggunakan karya ini, Andahanya boleh menyebarkan karya tersebut hanya denganlisensi yang sama, serupa, atau kompatibel.

I Lihat: Creative Commons Attribution-ShareAlike 3.0Unported License







http://creativecommons.org/licenses/by-sa/3.0/

http://creativecommons.org/licenses/by-sa/3.0/

implementasi cmos dan tinjauan praktikal...

Documents