analisis performansi jaringan komunikasi very small aperture terminal (vsat)

Vol. 1, No. 1, Desember 2003 Jurnal Sains, Teknologi & Industri

1

ANALISIS PERFORMANSI JARINGAN KOMUNIKASI

VERY SMALL APERTURE TERMINAL (VSAT)

A n h a r

Jurusan Teknik Elektro Universitas Riau

ABSTRAK

Salah satu unjuk kerja dalam jaringan komunikasi data adalah delay time. Dalam jaringan

komunikasi data yang menggunakan VSAT, permasalahan delay time merupakan fenomena yang tidak dapat

dihindari karena menggunakan satelit sebagai repeater yang berjarak sangat jauh dari permukaan bumi.

Selain itu, throughput juga menentukan keberhasilan pengiriman paket data. Tulisan ini bertujuan untuk

menganalisa kinerja dari jaringan komunikasi data melalui VSAT dengan metode pengaksesan slotted aloha,

yaitu delay time dan throughputnya. Penganalisaan menggunakan simulasi bahasa pemograman Visual

Basic dengan data-data dari literatur. Hasil analisa menunjukkan delay time dengan memperhatikan

kesetimbangan jaringan adalah 0,893 detik dengan jumlah maksimum stasiun VSAT yang dapat ditampung

adalah 117 buah .

ABSTRACT

Delay time is one of the key factors in order to determine the performance in data

telecommunication network. The delay time (in data telecommunication network which uses VSAT) is

inevitable since the VSAT applies a satellite (as repeater) which is far away from earth surface. For data

packet to be sent successfully, throughput must be taken into consideration. This short paper is to analyze the performance of data telecommunication network through VSAT using access technique slotted aloha to

determine delay time and throughput, respectively. Data from literature is simulated using Programmed

Visual Basic to obtain the delay time and throughput. The results indicate that the delay time is 0,893 second

and the maximum number of VSAT stations can be accommodated is 117.

Kata kunci : waktu tunggu, throughput, kinerja

PENDAHULUAN

Salah satu perkembangan teknologi telekomunikasi adalah komunikasi satelit. Teknologi ini selain digunakan untuk komunikasi suara juga telah digunakan untuk komunikasi data. Dibandingkan dengan

jaringan komunikasi data terrestrial, jaringan komunikasi data melalui satelit memiliki banyak keuntungan, diantaranya : mampu menangani daerah jaringan komunikasi yang luas dan dapat memperluas jaringan tersebut dengan mudah. Jaringan komunikasi data melalui satelit ini dikenal sebagai Very Small Aperture Terminal (VSAT). Sistem VSAT

ini menggunakan antena dengan diameter

yang kecil (0,6 – 2,4 m) dan dihubungkan langsung dengan pelanggan. Perencanaan jaringan komunikasi

data VSAT ditentukan oleh lalu lintas data yang ditransmisikan. Komunikasi data melalui VSAT ini menggunakan metode packet switching, sehingga lalu lintas data ditentukan oleh banyaknya paket data yang dikirimkan. Sedangkan teknik akses yang digunakan adalah slotted aloha.

Permasalahan yang muncul pada jaringan komunikasi data VSAT adalah waktu yang diperlukan pelanggan mengirimkan informasi dari suatu stasiun VSAT ke stasiun hub tujuan atau delay time. Selain itu, perlu juga menentukan jumlah stasiun VSAT yang dapat ditampung dalam


2

satu community dengan memperhatikan kesetimbangan jaringan.

Pada jaringan komunikasi yang menggunakan teknik akses slotted aloha, diperlukan adanya singkronisasi supaya setiap stasiun yang akan mengirimkan paket dapat diletakkan pada time slot yang telah ditentukan secara tepat. Dalam slotted aloha, stasiun mengirimkan satu paket data pada saat awal suatu time slot. Paket yang baru

tiba di buffer harus menunggu sampai saat awal slot tiba untuk dikirimkan. Suatu paket yang datang terdistribusi merata selama

selang time slot , sehingga waktu tunggu

/2. Delay paket pada slotted aloha (untuk N

yang cukup besar) adalah.

2

)2(}1){exp(

2

3 KTGTT RRalohas

...(1)

Untuk mempelajari performansi kita mengambil model berikut ini. N stasiun, masing-masing dapat dalam keadaan thingking atau blocked. Stasiun berada dalam keadaan thingking, jika stasiun itu tidak mengadakan pengiriman ulang suatu paket

(retransmisi). Stasiun mengirim ulang suatu paket, maka stasiun tersebut dalam keadaan blocked, karena paket yang baru datang ke stasiun tersebut (bukan paket yang diretransmisikan atau backlogged packet) tidak akan diterima. Kemungkinan paket dikirim ulang

pada stasiun yang terblocked adalah p dan probabilitas n-slot delay yakni p(1-p)n-1. Delay rata-rata sebelum retransmisi adalah :

1

1 1)1(

n

n

ppnp ………………...… (2)

Perlu diperhatikan bahwa delay retransmisi rata-rata E{T}, selanjutnya disebut backlog time rata-rata, berbeda dengan 1/p karena sebuah paket dapat diretransmisikan berkali-kali. Persamaan (2) mengganggap TR = 0 untuk menyederhanakan masalah.

Selanjutnya, harga 1/p digunakan untuk

menganalisa performansi dengan TR 0 dan (K+2) slot untuk memperkirakan delay yang disamakan dengan delay retransmisi dan untuk memperoleh harga K.

2

2

2

1

2

11

KT

KT

p

R

R

…………………….(3)

Keadaan kanal slotted aloha dapat digambarkan dan ditentukan oleh jumlah n backlogged paket (paket yang dikirim ulang) dengan probabilitas retransmisi setiap stasiun sebesar p per slot. Disamping itu, terdapat N-n thingking stasiun dengan probabilitas

pengiriman setiap stasiun yaitu per slot.

Persamaan S = (N-n) menyatakan kecepatan kedatangan paket yang baru dan

harus sama dengan throughput S(n) pada kondisi kesetimbangan. Jumlah rata-rata blocked stasion dapat diperoleh dari :

n

N

n

nPNE0

}{ ………………………. (4)

Throughput kanal dalam kondisi n blocked station , S(n), adalah kemungkinan sebuah paket berhasil dikirim dalam suatu time slot. Pengiriman paket yang berhasil jika hanya satu thingking stasiun yang mengirimkan paket dan tidak ada blocked station yang mengirimkan paket atau tidak ada thingking

station yang mengirimkan paket dan hanya satu blocked station. Oleh karena itu, rumus untuk S(n) :

S(n)=P[r=0]P[m=1]+P[r=1]P[m=0]….…..….(5)

Dengan; r : jumlah blocked station yang

mengirimkan paket (0 r n)

m : jumlah thingking station yang

mengirimkan paket (0 m N-n)

Untuk N terbatas dan >0, maka :

S(n)=(1-p)n(N-n) (1- )N-n-1+..

np(1-p)N-n(1- )N-n ………………......(6)

Jadi throughput rata-rata dituliskan :

N

n

n nSPS0

)( …………………………(7)

Dengan menggunakan rumus Little akan diperoleh :


3

)(

}{}{

0

0

nSP

nP

S

nETE

N

n

n

N

n

n

………..….(8)

Sehingga harga TS-aloha dapat ditulis :

N

n

n

N

n

n

RalohaS

nSP

nP

TT

0

0

)(2

3…..…..(9)

Gambar.1, memperlihatkan throughput S(n)

dan persamaan garis beban, S, pada keadaan n blocked station. Dalam gambar tersebut

diketahui bahwa =7,36 x 10-4, TR = 0,25

detik, = 4 mikrodetik, dan N = 500 dengan

parameter K. Garis beban kanal, S=(N-n) , menyatakan kecepatan paket data yang masuk. Pada kondisi setimbang, throughput S(n), sama dengan kesepatan paket yang

masuk, S. Jadi perpotongan grafik S dan S(n) dengan skala yang sama akan diperoleh titik kesetimbangan.

Gambar.1. Channel backlog versus throughput pada

slotted aloha

BAHAN DAN METODE

Pada penganalisaan performansi jaringan

komunikasi VSAT, penulis mengambil langka-langkah analisis dengan mengambil data-data dari literature, berupa :

1) Delay propagasi satelit (TR) 2) Waktu pelayanan paket atau panjang

paket ( )

Sedangkan penulis mengasumsikan data-data berikut :

1) Lalu lintas kanal total (G) 2) Time slot untuk pengadaan transmisi

ulang (K) 3) Waktu pengiriman paket yang baru

(ta) Untuk menentukan waktu tunggu rata-

rata jaringan komunikasi VSAT dan perencanaan jumlah stasiun VSAT , penulis menggunakan simulasi pemograman dengan bahasa Visual Basic.

HASIL

Waktu Tunggu Rata-rata Jaringan

Komunikasi VSAT

Waktu tunggu rata-rata jaringan

komunikasi VSAT merupakan waktu tunggu yang diperlukan oleh suatu paket data jaringan komunikasi VSAT dari stasiun VSAT ke stasiun hub tujuan dengan menggunakan metode pengaksesan slotted aloha. Perhitungan waktu tunggu ini menggunakan persamaan (1). Data yang ada :

1) Delay propagasi satelit (TR)=0,25 detik

2) Waktu pemprosesan atau pelayanan

paket ( )=0,015625 detik Diasumsikan nilai K=100 dan G mempunyai

harga yang berubah.

Untuk G=0,5 TS-aloha=0,95257 detik

Untuk G=1,0 TS-aloha=2,07226 detik

Untuk G=1,5 TS-aloha=3,91833 detik Perencanaan Jumlah Stasiun VSAT

Waktu tunggu rata-rata yang dibahas sebelumnya tidak memperhatikan

kesetimbangan jaringan. Berikut ini kita akan mempelajari perencanaan jaringan


4

komunikasi VSAT dengan memperlihatkan kestabilan jaringan.

Pada kondisi setimbang, throughput kanal sama dengan kecepatan kedatangan paket data yang baru. Titik kesetimbangan diperoleh pada titik perpotongan antara grafik garis beban kanal S dan grafik throughput S(n). Kondisi yang dikehendaki adalah perpotongan antara dua fungsi tersebut hanya satu titik saja. Kondisi ini

disebut kesetimbangan global. Anggaplah stasiun mengirimkan

paket yang baru setiap 10 detik, maka nilai adalah :

= / ta = 0,015625/10=0,0015625

Batas jumlah stasiun VSAT dalam satu community dapat dicari dengan cara sebagai berikut :

N = Smax/ = 0,368/0,0015625

= 235,52 Jumlah stasiun VSAT adalah 235. Selanjutnya, kita menentukan besar K untuk memperoleh keadaan antara garis beban kanal S dengan grafik throughput S(n) berpotongan hanya satu titik. Perhitungan

berikut ini menggunakan nilai K adalah 50,

75, dan 100 dengan anggapan nilai TR, , dan N tidak berubah.

Untuk K=50

Nilai K=50 sehingga dengan menggunakan persamaan (3) didapat p=0,0238. Harga S(n) dan S dapat dilihat pada gambar 2 dibawah ini.

0

0.1

0.2

0.3

0.4

0 20 40 60 80 100 120 140 160 180 200

Jlh. Stasiun VSAT

Thro

ughput

S(n

) dan k

ec.

input

kanal S

Kec. Input kanal S Throughput S(n)

Gambar 2. Grafik jumlah stasiun VSAT terhadap

throughput S(n) dan kec. Input kanal untuk

K=50

Untuk K=100 Nilai K diasumsikan 100, maka

p=0,014925. Nilai S(n) dan S dapat dilihat pada Gambar. 3.

0

0.1

0.2

0.3

0.4

0 20 40 60 80 100 120 140 160 180 200

Jlh. Stasiun VSAT

TH

RO

UG

HP

UT

S(n

) D

AN

KE

C. IN

PU

T K

AN

AL S

Throughput S(n) Kec. Input kanal S


throughput S(n) dan kec. Input kanal S untuk

K=100

Dari gambar 3 tersebut, besarnya waktu tunggu (menggunakan pers. (9))adalah 1,15 detik.

Untuk K=75 Nilai K=75, maka p=0,01834. Waktu

tunggu yang didapat adalah 1,04875 detik

0

0.05

0.1

0.15

0.2

0.25

0.3

0.35

0.4

0 20 40 60 80 100 120 140 160 180 200

Jlh. stasiun VSAT

Thro

ughput

S(n

) dan k

ec

input

kanal S



throughput S(n) dan kec. Input kanal S untuk

K=75.

Pada kenyataannya nilai K biasanya sudah

tertentu, sedangkan besarnya akan menyebabkan perubahan kurva throughput

S(n) dan kecepatan input kanal S. Hal ini dapat dilihat pada Gambar. 5 dengan K=75,

kurva S(n) dan S menggunakan = 0,003125 atau paket data baru dikirim setiap 5 detik.


5

0

0.05

0.1

0.15

0.2

0.25

0.3

0.35

0.4

0 10 20 30 40 50 60 70 80 90 100

Jlh. Stasiun VSAT

Thro

ughput S

(n)

dan k

ec. in

put

kanal S



throughput S(n) dan kec. Input kanal untuk

K=75 dan =0,00312

PEMBAHASAN

Waktu Tunggu Rata-rata Jaringan

Komunikasi VSAT

Dari hasil perhitungan dapat dilihat

bahwa waktu tunggu ini sebagian besar diakibatkan adanya tabrakan. Makin tinggi dan padat lalu lintas data maka makin besar kemungkinan terjadinya tabrakan yang menyebabkan makin besar waktu tunggunya. Untuk menghindari waktu tunggu yang terlalu besardapat dilakukan dengan cara :

1) Menggunakan metode pengaksesan TDMA

2) Menurunkan intensitas lalu lintas data G 3) Menaikkan kecepatan pengiriman data 4) Menaikkan kecepatan pemprosesan data. Perencanaan Jumlah Stasiun VSAT

Dari keempat grafik yang didapatkan

dari hasil simulasi, Gambar. 3, 4 dan 5 yang menunjukkan kesetimbangan global. Namun harus dipilih waktu tunggu yang terkecil yaitu pada Gambar. 5 dengan waktu tunggu 0,893 detik. Jumlah stasiun VSAT yang dapat ditampung adalah :

N = Smax /

= 0,368 / 0,00312 = 117 Dalam perencanaan jaringan komunikasi VSAT, beban lalu lintas data dibuat rendah 10% sampai 20% daripada perhitungan matematika. Hal ini

dimaksudkan untuk mengurangi kemungkinan beban lalu lintas data melebihi

perkiraan. Maka jumlah stasiun maksimum yang sebenarnya adalah 100 buah (10% lebih

kecil dari hasil perhitungan) KESIMPULAN

1. Total delay dan throughput

mempengaruhi performansi dari jaringan komunikasi VSAT, disamping link budget.

2. Parameter-parameter yang menentukan total delay dan throughput pada mode pengaksesan slotted aloha adalah waktu penjalaran sinyal, waktu retransmisi,

packet time, dan beban lalu lintas data paket.

3. Dalam perencanaan jaringan komunikasi VSAT, kita harus melihat kestabilan sistem dengan memperhatikan beban lalu lintas data paket yang masuk ke sistem jaringan komunikasi VSAT.

UCAPAN TERIMA KASIH

Pada kesempatan ini penulis mengucapkan terima kasih kepada pihak penerbit jurnal

yang telah menerbitkan hasil penelitian penulis. Disamping itu juga kepada rekan-rekan staf pengajar di lingkungan program studi teknik elektro Universitas Riau, dan pihak-pihak lain yang tidak dapat disebutkan satu persatu.

DAFTAR PUSTAKA

Freeman, L., dan Roger. 1991. Telecommunication Transmission Handbook. New York : Jhon Wiley & Sons Inc.

Ha, T., Tri. 1990. Digital Satellite Communication. Singapore : McGraw-Hill Book Comp.

Maral, G., 1995. VSAT Network. England : Jhon Wiley & Sons Inc.

Schwartz, dan Mischa. 1987. Telecommunication Network : Modelling and Analysis. USA : Addison Wesley.

Wattimena, A., dan Jeffry. 1991. Pengantar Sistem Komunikasi Data Paket. Jakarta : Elex Media Komputindo.


6

ANALISIS PENGGUNAAN KOMPENSASI PHASE LAG UNTUK MENGURANGI

HARMONISA FREKWENSI RENDAH PADA KONVERTER DC KE DC

S u w i t n o


ABSTRAK

Tulisan ini menyajikan analisis unjuk kerja konverter yang dilengkapi kompensasi phase lag. Untuk

catu daya satu fasa harmonisa yang paling dominan 100 Hz dan diikuti kelipatannya, namun jika harmonisa

yang doniman dapat direduksi secara sempurna maka harmonisa kelipatanya otomatis akan tereduksi

dengan sendirinya.

Dari hasil pengamatan yang telah dilaksanakan dalam penelitian ini yaitu pengamatan harmonisa

pada sisi masukan konverter, pengamatan harmonisa keluaran konverter sebelum dipasang alat kompensasi

phase lag dan pengamatan harmonisa keluaran konverter setelah diberi kompensasi phase lag. Berdasarkan

ketiga pengamatan tersebut dapat diambil suatu hasil akhir, bahwa alat kompensasi phase lag yang

dipasang pada sisi feedback konverter telah mampu mereduksi harmonisa frekwensi rendah yang sangat

akurat, baik harmonisa frekwensi rendah 100Hz yang dominan maupun harmonisa kelipatannya dapat

sekaligus direduksi secara sempurna.

ABSTRACT

This writting presents analysis of converter performance which is completed with lag phase

compensation. The most dominan harmony phase one of power supply is 100 Hz and followed by its fold,

however if the dominan harmony can be reduced perfectly so its fold automatically will be reduced with it

self.

From the observation result that had done in this research that is harmony observation on converter

input side, converter output harmony observation before and after lag phase compensation tool put on.

Based on these three observations so, writer got the final result, that. lag phase compensation tool that was

put on converter feedback side, could reduce low frequency harmony accurately, whether as the dominan

100 Hz low frequency harmony eventhough as its fold could be reduced together perfectly

Kata kunci : Harmonisa, frekwensi rendah, phase lag, konverter

PENDAHULUAN

Tegangan masukkan searah bagi konverter dc ke dc biasanya berupa tegangan keluaran dari hasil penyearahan satu fasa jembatan yang umumnya mengandung harmonisda frekwensi rendah 100Hz dan kelipatannya yang dominan, sehingga

konverter dc ke dc selalu menghasilkan gelombang keluaran yang mengandung harmonisa, sehingga kualitasnya akan berkurang, maka untuk mereduksi harmonisa diperlukan tapis pada sisi keluaran. Besar kecilnya ukuran tapis sangat ditentukan oleh frekwensi dan amplitudo dari harmonisa yang akan direduksi. Makin besar frekwensi

dan makin kecil amplitudo dari harmonisa,

maka akan makin kecil ukuran tapis yang digunakan [3].

Sehingga dalam merencanakan suatu

konverter dc ke dc, diusahakan frekwensi kerja yang digunakan adalah setinggi mungkin. Tetapi karena komponen semikonduktor yang digunakan mempunyai keterbatasan dalam operasinya, maka frekwensi kerja konverter dc ke dc terbatas juga. Karena faktor keterbatasan komponen

semikonduktor yang dipakai dan mahalnya tapis yang digunakan serta kapasitasnya juga terbatas untuk mereduksi harmonisa orde rendah, maka dikembangkan usaha lain seperti telah dilakukan (Jin,et al, 1991 dan Liang. et al, 1994) yaitu menganalisa dan


7

mendisain untuk mengurangi harmonisa frekwensi rendah pada keluaran tegangan

keluaran catu daya. Analisis yang dilakukan (Jin et al, 1991) mampu mereduksi amplitudo harmonisa frekwensi rendah sampai 6 %, dan pada analisa (Liang, et al, 1994) magnitude frekwensi rendah masih tersisa 15 Volt, serta (Ahmad, et al, 1999) mampu mengurangi magnitude frekwensi rendah sampai 30 dB. Pada paper ini ditawarkan penggunaan

kompensasi phase lag dalam mereduksi harmonisa frekwensi rendah yang timbul dalam suatu konverter, sehingga dihasilkan catu daya yang bebas harmonisa baik harmonisa orde rendah dan orde tinggi.

Permasalahan yang ingin diteliti disini adalah bagaimana merancang sebuah

konverter dc ke dc yang mampu menghasilkan tegangan keluaran dc dengan riak yang sekecil mungkin, tanpa menggunakan filter LC yang besar.

Dengan adanya kompensasi phase lag ini kita harapkan harmonisa keluaran konverter dc ke dc akan dapat di kurangi

sehingga tidak diperlukan lagi penggunaan filter LC yang terlalu besar. Tujuan dari paper ini adalah mendisain sumber daya dc dengan riak keluaran sangat kecil. Dari Gambar. 1, terlihat bahwa input yang menyebabkan terjadinya harmonisa pada tegangan keluaran adalah harmonisa

tegangan input E~

. Disini kita dapat

menghilangkan pengaruh dari harmonisa

tegangan input E~

ini degan menambahkan

harmonisa tegangan Eh yang besarnya - E~

seperti diperlihatkan pada gambar dibawah ini :

Gambar 1. Loop kendali tegangan ditambah dengan input Eh

Untuk menghasilkan sumber harmonisa Eh ini, dapat digunakan beberapa cara. Cara yang dikemukakan pada paper ini adalah dengan menapis harmonisa tegangan keluaran yang terdapat pada beban. Karena

tegangan keluaran terdiri dari tegangan dc yang bercampur dengan harmonisa, maka

untuk mendapatkan harmonisa tegangan keluaran ini, kita menggunakan phase lag

seperti diperlihatkan pada gambar dibawah ini,

Gambar 2. Loop konverter dilengkapi dengan umpan balik

riak.

Dari gambar 3, dapat digambarkan loop

pengendali tegangan menjadi sbb:

Gambar 3. Loop kendali tegangan yang dilengkapi dengan

phase lag.

Gambar. 3, memperlihatkan blok diagram dari sistem pengendali tegangan yang

dilengkapi dengan kompensasi harmonisa. Pada jalur umpan balik ditambahkan

tiga buah kompensasi phase lag. Karena magnitude frekwensi rendah yang paling dominan adalah frekwensi 100 Hz, 200 Hz, dan 300Hz, sehingga disain phase lag yang

digunakan adalah kompensasi yang mampu menghilangkan ketiga magnitude diatas. Adapun tiga buah phase lag didisain masing-masing mempunyai frekwensi resonansi 100 Hz, 200 Hz, dan 300Hz.

Rangkaian disain tersebut ditunjukkan pada gambar 4, yang terdiri dari tiga buah OP AMP. Peralatan ini akan

digunakan untuk mensensor atau mengukur harmonisa yang muncul disisi keluaran konverter.

Gambar 4. Rangkaian phase lag

PI E(s)vo(s)

+

vref(s) ev IL(s)

vo(s)

E(s)

E(s)

+

vo(s)

sL1 R

SCR+1

Eh(s)+

+

PI E(s)vo(s)

+

vref(s) ev IL(s)

vo(s)

E(s)

E(s)

+

vo(s)

sL1 R

SCR+1

+

phase lag

R1

R2

C1

C2 Ra

Rb

R3

R4

C3

C4 Ra

Rb

R5

R6

C5

C6 Ra

Rb

Vin

Vout

PI E(s)vo(s)

+

vref(s) ev IL(s)

vo(s)

E(s)

E(s)

+ sL1 R

SCR+1

+

phase lag+1

vo(s)


8

Dari Gambar 4, diatas dapat dituliskan fungsi alih dari salah satu phase lag antara Vo(s)dan

Vin(s) sebagai berikut :

21212121

2211212

21

RRCC

1s

RRCC

RCRCRCs

RsC

sVin

sVo.........(1)

Fungsi transfer dari persamaan (1), secara umum dapat dituliskan sebagai berikut :

22 s2s

KsLag Phase ..................(2)

dengan,

K = penguatan atau gain,

= faktor peredam, dan

= kecepatan sudut frekuensi

resonansi (Hz),

sehingga

2121

rC.C.R.R2

1f (Hz)

Hubungan fungsi alih tegangan

keluaran (Vo) dan Vref sebagai tegangan referensi, maka dari gambar 3, dapat dilihat bahwa Fungsi Transfer dari tegangan

keluaran terhadap tegangan referensi adalah :

22

2ref

s2s

s.K1R.E).KisKp()sLLCRs(s

R.E).KisKp(

sV

)s(Vo

Dengan menggunakan respon frekwensi s

dapat dirubah menjadi j 1, sehingga diperoleh karakteristik kontrol pada frekuensi

1 adalah :

2

1

2

1

111

2

11

1

1ref

1

j.2j

j.K1R.E.KiKpjLjLCRjj

R.E.KiKpj

jV

jVo

Karena Vref adalah referensi tegangan yang merupakan besaran dc konstan yang tidak

mengandung frekwensi sehingga 1 = 0,

Maka persamaan diatas menjadi :

R.E.Ki

R.E.Ki

jV

)j(Vo

1ref

1

1jV

)j(Vo

1ref

1 ..............................................( 3)

Dari persamaan (3), terlihat bahwa pada saat keadaan mantap tegangan keluaran akan

sama dengan tegangan referensi. Dari Gambar 3, juga dapat diperoleh fungsi

transfer dari tegangan keluaran terhadap E~

sebagai disturban adalah :

22

2

s2s

s.K1E).KisKp()RsLLCRs(

sR

sE~

)s(Vo

Karena E~

besaran yang mengandung riak

sehingga mempunyai frekuensi , maka

disubsitusi s = j , sehingga didapatkan :

2.K1E.KiKpjRLjLCRj

Rj

jE~

)j(Vo

2

.......………….............................................(4) Bila kita mengambil besaran dari persamaan diatas, kita akan mendapatkan :

2

ELCRKpKpRLKi.2

.K1ELCRKi.KpKi.R2

.K1

R

jE~

)j(Vo

3

2

22

………………............................................(5) Dari persamaan (5) diatas terlihat

bahwa besaran (magnitudo) dari persamaan tersebut akan menjadi kecil apabila penyebut dari persamaan (5) dibuat sebesar mungkin. Dengan membuat penyebut persamaan (5)

sebesar mungkin diharapkan pengaruh dari

gangguan E~

terhadap tegangan keluaran menjadi sangat kecil. Dari persamaan (5) dapat dilihat bahwa bagian penyebut akan menjadi besar apabila kita mengambil :

12

K, sehingga diperoleh nilai penguatan

K > 2

Pengaturan nilai penguat K dapat dilakukan dengan merubah parameter tahanan resistans R2 atau kapasitor C1, jika salah satu parameter tersebut diset ke nilai yang lebih tinggi maka nilai penguat akan meningkat. Dengan kata lain pengaturan

penguatan dapat dilakukan dengan mudah yaitu menset nilai kapasitor pada sisi masukan op amp dan tahanan pada sisi inverting op amp.


9

BAHAN DAN METODE

Metode tulisan ini dapat dirinci sebagai berikut :

Pertama : Membuat rangkaian palnt beserta pengendali yang dipergunakan. Kedua : Menentukan formulasi dalam bentuk tegangan dan arus dengan menggunakan hukum Kirchoff arus dan tegangan. Ketiga : Menentukan diagram blok konverter, fungsi alih loop terbuka untuk menentukan gain paling tepat sesuai yang dibutuhkan, fungsi

alih antara tegangan keluaran terhadap tegangan referensi yang digunakan untuk menganalisis kecepatan respon yang dapat digunakan berdasarkan analisis loop terbuka, serta fungsi alih tegangan keluaran terhadap disturban yang dimanfaatkan untuk menganalisa beberapa besar harmonisa

frekwensi rendah dapat direduksi. Keempat : Melakukan perhitungan secara analisis. Dalam tulisan ini akan di analisa hubungan antara harmonisa yang terdapat pada tegangan keluaran konverter dc ke dc dengan harmonisa yang terdapat pada tegangan input dc. Dari hasil analisa ini

ditentukan kompensasi phase lag yang tepat untuk mengurangi harmonisa frekwensi rendah pada sisi keluaran. Kelima : Merancang kompensasi phase lag untuk mengurangi harmonisa frekwensi rendah yang dominan pada keluaran konverter dc ke dc. Harmonisa keluaran yang akan dikurangi disini adalah harmonisa

keluaran frekuensi rendah 100 Hz, 200Hz, dan 300 Hz, karena umumnya harmonisa yang paling dominan pada keluaran konverter dc ke dc adalah harmonisa frekuensi rendah yaitu 100 Hz, 200Hz, dan 300 Hz. Keenam : Membuat peralatan dan seluruh

rancangan yang telah dibuat akan direalisasikan menjadi sebuah peralatan. Ketujuh: Membandingkan pengamatan harmonisa masukan konverter yang diperoleh dari hasil penyearah jembatan satu

fasa dengan yang dihasilkan oleh konverter dc ke dc yang dilengkapi kompensasi phase

lag. Bahan yang digunakan adalah

rangkaian kontrol, rangkaian driver, rangkaian daya, dan phase lag. Rangkaian kontrol fungsinya adalah untuk mengatur perioda switching rangkaian daya, rangkaian driver dipergunakan untuk menguatkan sinyal penyalaan yang dibutuhkan proses

switching dan phase lag untuk mensensor harmonisa frekwensi rendah disisi beban.

HASIL

Dalam pengujian ini akan diuji validitas dari metoda yang diusulkan yaitu

konverter dc ke dc yang dilengkapi dengan kompensasi phase lag. Perancangan dalam paper ini meliputi rangkaian pengendali konverter dan kompensasi phase lag sebagai alat untuk memberikan umpan balik harmonisa frekwensi rendah yang ditimbulkan sisi beban.

Paper ini melakukan pengujian unjuk kerja dari konverter dc ke dc yang dilengkapi kompensasi phase lag yang digunkan untuk mensensor frekwensi rendah 100Hz, 200Hz, dan 300Hz. Pengujian ini meliputi pengamatan tegangan masukan konverter dc ke dc dan pengamatan tegangan keluaran pada sisi beban.

Dalam penelitian ini parameter rangkaian daya yang digunakan adalah :

E adalah 100 Volt, L adalah 5 mH,

C adalah 1000 F , Rbeban adalah 1,6

Dari hasil analisa kestabilan yang meliputi respon keadaan mantap maka diperoleh parameter pengendali sebagai berikut :

Kp adalah 2, Ki adalah 894,42, dan adalah 0.7


10

1) Math: 10 dB 50 Hz

Gambar 6. Hasil pengamatan laboratorium spektrum harmonisa pada sisi tegangan keluaran konverter dc ke dc sebelum

diterapkan teknik kompensasi phase lag

Kemudian dari sisi kompensasi phase lag dirancang parameter-parameter yang

digunakan adalah : R1 adalah 15 k , R2

adalah 17 k , R3=33 k ,R4=2 k ,

R5=15 k , dan R6= 2 k

C1 adalah 0,1 F , C2 adalah

0,1 F .Parameter ini dibuat untuk

memperoleh tanggapan frekwensi resonansi dari pada kompensasi phase lagnya masing-masing 100 Hz, 200Hz, dan 300Hz, sehingga frekwensi lebih rendah dan lebih tinggi dari frekwensi tersebut akan diperlemah sebesar 20 dB/decade. Sementara

frekwensi yang berada disekitarnya akan dilewatkan.

Dari data-data tersebut diatas diperoleh bentuk gelombang harmonisa pada sisi masukan konverter dc ke dc yang

mengandung harmonisa frekwensi rendah 100 Hz dan kelipatannya seperti diperlihatkan pada Gambar 5. Dari hasil pengamatan spektrum harmonisa pada keluaran konverter dc ke dc sebelum diberi teknik kompensasi phase lag seperti

ditunjukkan pada Gambar. 6, terlihat harmonisa frekwensi rendah 100Hz masih

dominan, walaupun kelipatan harmonisa kelipatannya seperti 200Hz,dan 300Hz sudah tereduksi dengan baik. Selanjutnya jika kita perhatikan Gambar. 7, terlihat jelas bahwa harmonisa frekwensi rendah 100Hz dan kelipatan yang dirasakan disisi tegangan

keluaran sangat kecil.


Gambar 5. Hasil pengamatan laboratorium spektrum harmonisa pada

sisi tegangan masukan konverter dc ke dc


11

Gambar 7. Hasil pengamatan laboratorium spektrum harmonisa pada sisi tegangan keluaran konverter dc ke dc setelah

dikompensasi phase lag

PEMBAHASAN

Dari spektrum harmonisa Gambar. 5, jelas terlihat bahwa tegangan pada sisi masukan konverter dc ke dc mengandung harmonisa frekwensi rendah yang paling

dominan yaitu frekwensi 100 Hz yang magnitudenya 52 dB, 200Hz yang magnitudenya 40 dB, dan 300Hz yang magnitudenya 30dB

Sedangkan dari Gambar. 6, terlihat dengan jelas bahwa magnitude harmonisa frekwensi rendah 100Hz masih dominan dengan kata lain tidak tereduksi sama sekali, walaupun harmonisa kelipatannya seperti 200 Hz, 300Hz sudah cukup baik direduksi.

Sementara dari Gambar. 7, dapat terlihat jelas bahwa magmitudo harmonisa frewensi rendah 100Hz, dan 200Hz hanya

tersisa 10 dB, dan 300Hz tersisa 11 dB. Sehingga harmonisa yang dirasakan disisi tegangan keluaran sangat ringan dengan kata lain harmonisa frekwensi rendah dan kelipatannya telah sangat jauh berkurang.

KESIMPULAN

Dari hasil pengamatan pada keluaran

konverter dc ke dc yang dilengkapi kompensasi phase lag seperti yang diusulkan dalam paper ini adalah cukup akurat. Akurat yang dimaksud adalah mampu menekan atau menghilangkan pengaruh harmonisa frekwensi rendah 100 Hz dan kelipatannya sampai mencapai 81% dari harmonisa sisi keluaran sebelum dipergunakan teknik

kompensasi maupun harmonisa sisi masukan konverter dc ke dc..

UCAPAN TERIMA KASIH

Saya mengucapkan terimakasih Kepada Lembaga Penelitian Universitas Riau yang telah memberikan fasilitas dana dalam kegiatan penelitian ini.

DAFTAR PUSTAKA

Jin,H dan S.B Dewan, 1991“Voltage Loop Design for A Low Ripple Fast Respon AC-DC Switch Mode Magnet Power Supply”, IEEE.

Liang,R dan S.B. Dewan, 1994 ”A Switch-Mode Ripple Regulator for High-Current Magnet Power Supplies” , IEEE.

Mohan, 1995” Power Elektronics”, second Edition.

Samosir. A. S, 1999 ,” Umpan Balik Riak Untuk Mengurangi Riak Keluaran Frekwensi Rendah Pada Konverter Dc ke DC”, Prosiding ITB



12

PERANCANGAN RANGKAIAN MODULATOR DIGITAL

BINARY FREQUENCY SHIFT KEYING (BFSK)

Febrizal


ABSTRAK

Salah satu teknik modulasi digital yang banyak digunakan adalah Binery Frequency Shift Keying

(BFSK). Pada teknik modulasi ini sinyal informasi digital ditumpangkan pada sinyal pembawa (carrier)

dengan dua kemungkinan perubahan frekuensi yaitu frekuensi mark (fm) dan frekuensi space (fs). Tiap bit

sinyal informasi diwakili oleh sebuah frekuensi pembawa tersebut.

Pada tulisan ini dirancang sebuah modulator BFSK dengan frekuensi mark sebesar 10,5 MHz dan

frekuensi space sebesar 9,5 MHz dengan laju bit (bit rate) maksimum 256 kbps. Modulator ini terdiri dari

Leveling Circuit dan Voltage Controlled Oscillator.

ABSTRACT

Binary Frequency Shift Keying is one of the digital modulation techniques which is most frequently

used. In this technique, an information signal is placed into carrier signal with two changed frequencies,

namely mark and space frequencies. Each bit information signal is represented by the carrier signal.

This paper presents a design and of preparation of a modulator with mark frequency of 10,5 MHz

and space frequency of 9,5 MHz. the bit rate maximum obtained is 256 kbps. The modulator consists of a

Leveling Circuit and Voltage Controlled Oscillator (VCO).

Key Words : Binary, Frequeny, Shift, Keying

PENDAHULUAN

Ada beberapa macam teknik modu-lasi yang digunakan untuk mengirimkan sinyal digital, seperti Amplitude Shift Keying (ASK), Frequency Shift Keying (FSK), Phase

Shift Keying (PSK), Quadrator Amplitude Modulation (QAM) dan sebagainya. Salah satu teknik modulasi digital yang banyak digunakan pada radio digital maupun data adalah Frequency Shift Keying (FSK). Pada teknik modulasi FSK, sinyal informasi digital ditumpangkan pada frekuensi sinyal pembawa. Sifat modulasi

digital FSK sangat mirip dengan teknik modulasi analog FM dimana sinyal output modulator memiliki amplitude yang konstan namun bervariasi pada frekuensinya. Yang membedakan adalah sinyal informasi pada FSK merupakan rentetan bit „1‟ dan bit „0‟ sedangkan pada FM sinyal informasi adalah

analog. Pada system Binary FSK (BFSK), data biner diwakili oleh dua frekuensi yang berbeda. Bit „1‟ diwakili oleh frekuensi mark (mark frequency, fm) dan bit „0‟ oleh

frekuensi space (space frequency, fs). Dengan kata lain, dalam modulasi BFSK, frekuensi sesaat dari sinyal pembawa digeser-geser diantara dua harga frekuensi sesuai dengan sinyal informasi digital yang masuk (bit „1‟ dan bit „0‟).

Pada tulisan ini dirancang sebuah modulator digital Binary Frequency Shift Keying (BFSK). Modulator ini dirancang menggunakan frekuensi mark sebesar 10,5 MHz dan frekuensi space sebesar 9,5 MHz dengan masukan berupa sinyal digital NRZ dengan laju bit (bit rate) maksimal 256 kbps. Modulator yang dibuat terdiri dari Leveling

Circuit dan Voltage Controlled Oscillator. Secara umum bentuk blok diagram sistem modulator BFSK adalah seperti pada Gambar. 1 dibawah ini.

Leveling

Circuit VCOWord In Sinyal FSK

Gambar .1 Blok diagram Modulator BFSK


13

BAHAN DAN METODE

Pada rancangan ini komponen-komponen yang digunakan adalah komponen-komponen elektronika yang ada di pasaran seperti resistor, kapasitor, dioda, induktor, IC, PCB dan lain-lain.

Leveling Circuit

Leveling circuit merupakan bagian yang berfungsi untuk menyesuaikan level tegangan bias VCO agar diperoleh frekuensi mark dan frekuensi space yang diinginkan. Pada bagian ini sinyal data NRZ yang mempunyai level TTL (0 .. 4,5 volt) dinaikkan level dc-nya sehingga mencapai level tegangan bias yang diperlukan VCO

untuk menghasilkan frekuensi sebesar fm dan fs yaitu V1 dan V2. Pada rancangan ini, rangkaian leveling circuit direalisasikan menggunakan IC 74LS74 dan IC MC14066 yang dirangkai seperti terlihat pada Gambar.2.

D2

D1

100 k

100 k

Q

QSET

CLR

D

CTR 1

CTR 2

I 1

O 2

O 1

I 2

VR1 VR2100 nF

+12 Vdc

Data NRZ

Clock

Sinyal

Keluaran

U 1

U 2

Gambar .2 Rangkaian Leveling Circuit

U2 yang direalisasikan dengan IC MC14066 merupakan rangkain microswitch elektronik yang digunakan untuk menswitching tegangan bias yang diperlukan VCO. Disini U2 dikendalikan oleh sebuah D flip-flop (U1) yang direalisasikan dengan IC

74LS74. Dari Gambar.2 dapat dilihat bahwa

keluaran U1 yakni Q dan Q dihubungkan pada masukan CTR1 dan CTR2. Hal ini akan menyebabkan kedua microswitch yang

terdapat didalam U2 akan bekerja saling berlawanan pada saat yang sama. Bila data masukan berlogika „1‟, maka CTR1 akan berlogika dan CTR2 akan berlogika „0‟. Ini akan menyebabkan microswitch-1 bekerja (ON) dan microswitch-2 OFF. Akibatnya

pada keluaran leveling circuit akan muncul tegangan bias VCO sebesar V1 yang di set

oleh VR1. Sebaliknya bila data masukan berlogika „0‟ maka microswitch-2 yang akan bekerja (ON) dan tegangan V2 yang akan muncul pada keluaran leveling circuit.

Voltage Controlled Oscillator (VCO)

Rangkaian VCO berfungsi untuk menghasilkan sinyal pembawa dengan

frekuensi mark sebesar 10,5 MHz dan frekuensi space sebesar 9,5 MHz. dalam rancangan ini VCO direalisasikan menggunakan IC MC1648 yang mampu menghasilkan frekuensi hingga 225 MHz. rangkaiannya diperlihatkan pada gambar 1.3. Tegangan catu (Vcc) sebesar +5Vdc

diberikan pada pin 1 dan 14, sedangkan ground diberikan pada pin 7 dan 8 (VEE). Sinyal keluaran VCO yang keluar melalui pin 3 diatur frekuensinya dengan mengatur tegangan bias masukan pada rangkaian tangki yang dibentuk oleh induktor L dan dioda varaktor Dv pada pin 12. Berdasarkan

petunjuk lembar data IC MC1648, maka

disini digunakan induktor L 2,3 H dan dioda varaktor tipe MV2115.

100nF

100nF

100nF

100nFSinyal keluaran

Masukan DC

1 14

7 8

10

12

3

5

+5Vdc

MC 1648

10k

H3,2

Gambar. 3 Rangkaian Voltage Controlled Oscillator (VCO)

HASIL

Pengukuran VCO

Pengukuran pada bagian ini bertujuan untuk mengetahui unjuk kerja VCO, yang meliputi frekuensi, level, bentuk sinyal keluaran dan tegangan bias dc masukannya. Pengukuran ini dilakukan dengan menggunakan frequency counter,

osiloskop dan volt meter pada keluaran


14

rangkaian VCO seperti diperlihatkan Gambar.4.

Power

SuplyV

VCO

in

out

osiloskop

Ch X Ch Y

Frequency Counter

Gambar. 4 Diagram pengukuran rangkaian VCO

Pengukuran frekuensi keluaran VCO

dilakukan dengan mengubah-ubah potensio-meter sehingga diperoleh hasil pembacaan

frequency counter sebesar 9,5 MHz dan 10,5 MHz. Dari hasil pengukuran diketahui bahwa untuk menghasilkan frekuensi keluaran sebesar 9,5 MHz dibutuhkan tegangan bias sebesar 6,2 volt dan untuk frekuensi sebesar 10,5 MHz dibutuhkan

tegangan bias sebesar 11,2 volt. Bentuk sinyal keluaran VCO dapat dilihat pada Gambar.5.

Skala vertikal : 0,2 s/div Skala horizontal : 0,2 v/div

Skala vertikal : 0,2 s/div Skala horizontal : 0,2 v/div

a) Frekuensi 9,5 MHz

b) Frekuensi 10,5 MHz

Gambar . 5 Sinyal keluaran VCO

Pengukuran Leveling Circuit

Pengukuran pada bagian ini bertujuan untuk mengatur level tegangan keluaran leveling circuit pada harga tegangan bias yang dibutuhkan VCO yaitu sebesar 6,2 volt dan 11,2 volt. Pengukuran dilakukan dengan menggunakan volt meter pada keluaran rangkaian leveling circuit, seperti pada Gambar.6.

Pembangkit

Data

Leveling

Circuit V

Gambar . 6 Diagram pengukuran rangkaian Leveling Circuit

Pengukuran ini dilakukan dengan membuat keluaran pembangkit data berlogika

„1‟ (sekitar 4,5 volt), kemudian resistor variabel (VR1) yang ada pada rangkaian leveling circuit diatur hingga diperoleh tegangan keluaran rangkaian sebesar 11,2 volt. Setelah itu pembangkit data dibuat berlogika „0‟, kemudian resistor variabel (VR2) diatur sehingga diperoleh tegangan

keluaran rangkaian sebesar 6,2 volt. Pengukuran Unjuk Kerja Modulator

Pada bagian ini dilakukan pengu-kuran unjuk kerja modulator sebagai satu sistem, yang meliputi pengamatan bentuk sinyal BFSK. Pengamatan bentuk sinyal BFSK ini dimaksudkan untuk melihat

perubahan frekuensi yang terjadi pada sinyal termodulasi. Pengukuran ini dilakukan pada keluaran VCO. Diagram blok pengukurannya diperlihatkan pada Gambar.7.

Modulator

BFSK

Pembangkit

Data

Osiloskop

Ch X Ch Y

Gambar .7 Diagram blok pengamatan bentuk sinyal BFSK

Pembangkit data diatur laju bit-nya masing-masing sebesar 64, 128, dan 256 kbps. Sinyal keluaran BFSK diamati pada osiloskop dan

hasilnya dapat dilihat pada Gambar. 8.


15

Skala vertikal : 5 s/div

Skala horizontal Ch X (atas) : 0,2 v/div Skala horizontal Ch Y (bawah) : 5 v/div




Skala horizontal Ch X (atas) : 0,2 v/div

Skala horizontal Ch Y (bawah) : 5 v/div



(a) bit rate 64 kbps, (b) bit rate 128 kbps, (c) bit rate 256

kbps, (d) bit rate 256 kbps dan data 1101110001001.

Gambar .8 Sinyal keluaran Modulator BFSK

PEMBAHASAN

Setelah dilakukan pengukuran pada masing-masing bagian modulator dan modulator sebagai satu sistem, dapat dilihat bahwa VCO yang dirancang telah memenuhi spesifikasi yang diinginkan yaitu dapat menghasilkan frekuensi mark sebesar 10,5 MHz dan frekuensi space sebesar 9,5 MHz.

Leveling circuit yang dibuat sebagai pemberi tegangan bias VCO telah memenuhi spesifikasi yang diinginkan yaitu mempunyai keluaran sebesar 6,2 volt dan 11,2 volt. Secara umum modulator yang dirancang sudah memenuhi spesifikasi yang diinginkan. Perubahan antara frekuensi mark dan frekuensi space tidak terlalu jelas, hal

dikarenakan jarak yang terlalu dekat antara kedua frekuensi tersebut. KESIMPULAN

Modulator BFSK ini secara umum sudah memenuhi spesifikasi yang diinginkan

yaitu bisa bekerja hingga laju bit sebesar 256 kbps dengan frekuensi mark sebesar 10,5 MHz dan frekuensi space sebesar 9,5 MHz. Penggunaan IC MC1648 sebagai VCO memberikan beberapa keuntungan seperti jangkauan frekuensi yang cukup lebar dan dapat bekerja hingga frekuensi 225 MHz.

UCAPAN TERIMA KASIH

Pada kesempatan ini penulis mengucapkan terima kasih kepada rekan-rekan staf pengajar di lingkungan program studi teknik elektro Universitas Riau, dan

pihak-pihak lain yang tidak dapat disebutkan satu persatu. Disamping itu juga kepada pihak penerbit jurnal yang telah menerbitkan hasil penelitian penulis. DAFTAR PUSTAKA

Floyd dan Thomas.L. 1998. Electronic Fundamentals, Circuit, Devices, Application: Prentice Hall.

Malvino dan Gunawan,H. 1992. Prinsip-prinsip Elektronika, Edisi kedua: Erlangga.

Roddy,D dan Coolen, J. 1984. Komunikasi Elektronika, Edisi ketiga : Erlangga.


16

Roden dan Martin. S. 1991. Analog and Digital Communication System, Prentice Hall.

Rohde dan Ulrich.L. 1983. Digital PLL Frequency Synthesizer, Theory and Design, Prentice Hall.

Smith, J. 1986. Modern Communication Circuits, McGraw-Hill.

Stallings, W. 1986. Data and Computer Communication, McGraw-Hill.

Tomasi,W. 1998. Advance Communi-cation Electronic System, Prentice Hall.


17

PROSES PEMODELAN SISTEM PENDUKUNG KEPUTUSAN KELOMPOK

DENGAN PENDEKATAN METODA BERORIENTASI OBJEK

Jasril

Jurusan Teknik Informatika Universitas Islam Negeri Sultan Syarif Kasim Riau

ABSTRAK

Sistem Pendukung Keputusan Kelompok merupakai suatu sistem yang diharapkan dapat membantu para

pembuat keputusan untuk berinteraksi antara satu dengan yang lainnya. Sistem ini digunakan untuk mendukung

berbagai aktifitas yang terlibat dalam proses pembuatan keputusan. Makalah ini membahas proses pemodelan

Sistem Pendukung Keputusan Kelompok dengan menggunakan Unified Modelig Language (UML) yang

merupakan standar pemodelan sistem berorientasi objek. Pembahasan menitikberatkan pada Use Case Diagram,

sequence Diagram dan Class Diagram yang merupakan bagian yang sangat penting dalam UML

ABSTRACT

Group decision support system (GDSS) is computer-based system that facilitates communication among team

member of group decision-makers. This system has been used to support the various activities involved in the

decision-making processes. This paper present detail development of the GDSS by using Unified Modeling

Language (UML). The Unified Modeling Language is standard of an object oriented modeling language. Some of

its modeling diagrams such as: Use Case Diagram, Sequence Diagram and Class Diagram are presented in this

paper.

Kata kunci: Sistem pendukung keputusan kelompok, UML, Use Case Diagram, Sequence Diagram, Class

Diagram

PENDAHULUAN

Sistem informasi merupakan bagian sangat penting bagi suatu organisasi. Sistem informasi yang tepat dan optimal akan mampu

meningkatkan kinerja organisasi, yang pada akhirnya dengan dukungan aspek-aspek yang lain, akan mampu mewujudkan suatu kemajuan bagi organisasi tersebut.

Fungsi utama dari sistem informasi manajemen adalah untuk membantu manajemen dalam pengambilan keputusan

dalam proses perencanaan, pemantauan dan pengendalian. Pada beberapa bagian organisasi, pengambilan keputusan dilakukan secara periodik baik mingguan, bulanan atau kuartal dan membutuhkan sekumpulan

informasi yang tepat untuk membuat

keputusan. Pada saat ini beberapa peneliti telah

memperkenalkan Sistem Pendukung Keputusan Kelompok (Group Decision Support System, GDSS) , selanjutnya disebut GDSS, sebagai suatu sistem yang diharapkan dapat membantu para pembuat keputusan

untuk berinteraksi antara satu dengan yang lainnya. GDSS telah digunakan untuk mendukung berbagai aktifitas yang terlibat dalam proses pembuatan keputusan.

GDSS biasanya merujuk kepada Electronic Meeting System yang didefenisikan sebagai koleksi software, hardware, dan

prosedur yang dirancang secara otomatis untuk mendukung aktifitas kelompok.


18

Chien (2003), mengembangkan platform GDSS berbasiskan Web dengan pendekatan

metoda berorientasi objek. Keutamaan dari metoda berorientasi objek dibandingkan pendekatan metoda tradisional (struktural) adalah mudah melakukan perubahan dalam waktu yang cepat.

Makalah ini mencoba membahas proses pemodelan sistem GDSS yang diperkenalkan Chien (2003), dengan menggunakan UML

(Unified Modeling Language) yang merupakan standar pemodelan untuk aplikasi berorientasi objek. Pemodelan (modeling) adalah proses untuk menggambarkan sistem yang telah ada atau yang akan dibangun. Dengan menggunakan model, diharapkan pengembangan piranti lunak dapat memenuhi

semua kebutuhan pengguna dengan lengkap dan tepat.

Penulis hanya membahas proses pemodelan menggunakan beberapa diagram yang terdapat dalam UML diantaranya: use case diagram, sequence diagram serta class diagram. Sedangkan diagram-diagram lain

seperti : statechart diagram, activity diagram, collaboration diagram, component diagram serta deployment diagram diluar pembahasan makalah ini..

Pada makalah ini dibahas proses pemodelan sistem GDSS dengan menggunakan UML (Unified Modeling Language) yang merupakan standar pemodelan

untuk aplikasi berorientasi objek. Pembahasan dalam makalah ini hanya

menitikberatkan pada beberapa diagram yang terdapat dalam UML diantaranya: use case diagram, sequence diagram serta class diagram.

BAHAN DAN METODE

Metodologi berorientasi objek adalah sekumpulan model dan aturan-aturan yang digunakan untuk membangun sistem piranti lunak. Pemodelan (modeling) adalah proses untuk menggambarkan sistem yang telah ada

atau yang akan dibangun.Sebuah model adalah representasi abtraksi dari sebuah sistem supaya mudah dipahami.

Unified Modelling Language (UML)

Unified Modelling Language (UML) adalah sebuah standar pemodelan yang ditetapkan oleh Object Management Group (OMG) yang berguna untuk visualisasi, merancang dan mendokumentasikan sistem piranti lunak berdasarkan pendekatan metoda berorientasi objek .

UML merupakan gabungan dari

beberapa metodologi berorientasi objek. Tetapi yang paling dominan adalah metodologi Booch (1991), metodologi Jacobson (1994), dan metodologi OMT (1991). Beberapa diagram yang didefenisikan UML diantaranya:

• use case diagram

• class diagram • statechart diagram • activity diagram • sequence diagram • collaboration diagram • component diagram • deployment diagram

Selanjutnya akan dibahas beberapa diagram, antara lain: use case diagram, class diagram dan sequence diagram.

Use Case Diagram

Use case diagram adalah grafik yang

menggambarkan aktor dan use case dalam sebuah sistem serta hubungan antara keduanya. Use case diagram juga menggambarkan fungsionalitas yang diharapkan dari sebuah sistem. Yang ditekankan adalah “apa” yang diperbuat sistem, dan bukan “bagaimana”. Use case diagram terdiri dari use case dan aktor

Use case adalah skenario untuk

memahami kebutuhan sistem (system requirement) Use case menggambarkan interaksi antara aktor dengan sistem. Dengan menggunakan ini kita dapat mengetahui apa yang diinginkan pengguna dan apa yang dapat dilakukan sistem untuk memenuhinya. Use case merupakan sebuah pekerjaan tertentu,

misalnya login ke sistem, membuat transaksi di ATM, dan sebagainya.

Seorang/sebuah aktor adalah faktor-faktor eksternal (entitas manusia atau mesin)


19

yang berinteraksi dengan sistem untuk melakukan pekerjaan-pekerjaan tertentu.

Sequence Diagram

Sequence diagram menggambarkan interaksi antar objek di dalam dan di sekitar sistem (termasuk pengguna, display, dan sebagainya) berupa message yang digambarkan

terhadap waktu. Sequence diagram terdiri dari dimensi vertikal (waktu) dan dimensi horizontal (objek-objek yang terkait).

Sequence diagram biasa digunakan untuk menggambarkan skenario atau rangkaian langkah-langkah yang dilakukan sebagai respons dari sebuah event untuk menghasilkan output tertentu. Diawali dari apa yang men-

trigger aktivitas tersebut, proses dan perubahan apa saja yang terjadi secara internal dan output apa yang dihasilkan.

Class Diagram

Class adalah sebuah spesifikasi yang jika

diinstansiasi akan menghasilkan sebuah objek dan merupakan inti dari pengembangan dan desain berorientasi objek. Class menggambarkan keadaan (atribut/properti) suatu sistem, sekaligus menawarkan layanan untuk memanipulasi keadaan tersebut (metoda/fungsi).

Class diagram menggambarkan struktur dan deskripsi class, package dan objek beserta hubungan satu sama lain seperti containment, pewarisan, asosiasi, dan lain-lain. Class memiliki tiga area pokok :

1. Nama (dan stereotype) 2. Atribut

3. Metoda Atribut dan metoda dapat memiliki salah satu sifat berikut :

• Private, tidak dapat dipanggil dari luar class yang bersangkutan

• Protected, hanya dapat dipanggil oleh class yang bersangkutan dan anak-anak yang mewarisinya

• Public, dapat dipanggil oleh siapa saja

HASIL

Arsitektur GDSS

Secara garis besar GDSS dibagi dalam 2 modul yaitu : information classification and retrieval module dan Decision Inference Module . Gambar.1 memperlihatkan sistem arsitektur GDSS.

Gambar 1. Sistem arsitektur GDSS

Information Classification and Retrieved

Module

Pada modul ini user dapat mempelajari

informasi terkini, saling berbagi informasi (share information), dan mengevaluasi factor-factor strategis dari hasil diskusi diantara sesama anggota. Informasi yang berasal dari dalam (internal) maupun luar (eksternal) dikelola dan disimpan dalam database/knowledgebase. Selanjutnya dapat

digunakan secara efisien dengan menggunakan dua fungsi.

Fungsi pertama adalah classifying information (informasi klasifikasi) yang berguna untuk mengklasifikasikan informasi yang diperoleh. Kedua adalah searching and retrieving information( mencari dan

menampilkan informasi) berguna bagi user untuk mencari dan menampilkan informasi yang diperlukan.


20

Decision Inference Module

Modul ini digunakan user untuk mendapatkan beberapa pilihan dari berbagai faktor dalam mengambil keputusan.

Alternatif tersebut diperoleh dari modul sebelumnya. Ada dua fungsi yang terdapat pada modul ini yaitu: deterministic decision inference dan Probabilistic decision inference Deterministic decision inference menyediakan

mekanisme untuk menyimpan keputusan yang berhubungan dengan knowledge dan menyediakan fasilitas untuk membuat keputusan berdasarkan analisis. Probabilistic decision inference digunakan apabila keputusan yang akan diambil melibatkan factor-faktor yang bersifat

probabilitas (tidak pasti)

PEMBAHASAN

Use Case Diagram

Pada bagian ini akan digambarkan use case diagram dari GDSS. Ada dua aktor yang teridentifikasi yaitu :

1. Domain knowledge expert 2. Decision maker or user

Kemudian terdapat 10 use case diantaranya : 1. Provide professional comments on

information 2. Contribute information 3. Maintain data 4. Search information 5. Input rules into knowledge base 6. Input environment status in database

7. Propel inference engine 8. Specify decision nodes 9. Inputs probabilities associated with

nodes 10. Connect relationship between nodes

Gambar 2. memperlihatkan use case diagram GDSS.

Gambar 2. Use Case Diagram

Sequence diagram

Domain Knowledge

Expert

Provide professional comments

on Information

Contribute

information

Search

information

Input rules into knowledge base

Input environment

status in database

Propel inference

engine

Specify decision nodes

Inputs probabilities associated

with nodes

Connects relationship

between node

Maintain data

Decision Maker

(User)


21

Sequence diagram untuk sistem ini adalah:

1. Make decision using rule based reasoning

2. Make decision using Bayesian based reasoning

3. Contribute information

4. Provide professional comments 5. Maintain data

6. Search for information Pada sistem ini, sequence diagram dibagi

menjadi dua bagian seperti pada Gambar 3 dan Gambar 4 dibawah ini.

Domain know ledge expert

Decision maker/User

Know ledge explanation interface

Know ledge acquisition interface

Inference engine

Information classification and retrieval

Know ldege base

Database

1. Access 2. Insert rules

3. Insert environment status

4. Propel inference

5. Display

Make decision using rule based reasoning

Make decision using Bayesian based reasoning

1. Access 2. Specify decision

3. Determine

4. Input node

5. Calculate

6. Display

Gambar 3. Sequence diagram (bagian 1)


22

Decision maker/User

Domain know ledge expert

Know ledge explanation interface

Know ledge acquisition interface

Inference engine


Know ldege base

Database

Contribute information

1. Access 2. Contribute information3. Classify information

Provide professional comments 1. Access 2. Provide professional comments on

1. Maintain data

Maintain data

1. Access

Search information

2. Search information 3. Retrieve information

4. Display

Gambar 4. Sequence diagram (bagian 2)

Class diagram

Class yang teridentifikasi untuk sistem ini adalah: 1. Domain expert 2. Knowledge acquisition interface

3. Decision maker 4. Information classification and retrieval

5. Knowledge explanation interface 6. Inference engine 7. Database 8. Knowledgebase Gambar 5 memperlihatkan class diagram dari

GDSS

Domain expert

password

insert password( )

Decision maker

password

insert password( )

Inference engine

check facts and rules( )calculate Bayesian( )Database

environment factsrule based resultsnodesnode relationshipnode probabilityBayesian based results

Knowledge base

rulecategoryinformation

knowledge acquisition interface

contribute information( )expert comments( )input rules( )modify rules( )input environment facts( )input node probability( )specify decision nodes( )connect nodes( )

knowledge explanation interface

keyword

search information( )display rule based results( )display Bayesian based results( )


classify information( )retrieve information( )

Gambar 5. Class diagram


23

KESIMPULAN

Pemodelan sebuah sistem sangatlah penting terutama untuk sistem yang komplek agar kita dapat memahami sistem tersebut

secara menyeluruh. Unified Modelling Langguage(UML) adalah sebuah standar untuk merancang model sebuah sistem.

Penggunaan UML dalam

pembangunan sistem pendukung keputusan

( Decision Support System) sangatlah

tepat karena sistem ini memerlukan

kecermatan dan ketelitian agar keputusan

yang diambil tidak salah. Disamping itu

UML juga mempunyai keutamaan dalam

penggunaan kembali

(Reusability) modul atau

komponen yang ada sehingga memudahkan

dalam melakukan perubahan atau

pemeliharaan sistem.

DAFTRA PSUTAKA

Bahrami, A. 1999. Object Oriented System Development; Boston: McGraw-Hill.

Booch, 1991. Object Oriented Design with Application;Benjamin/ Cumming

Britton, C. dan Doake, J. 1996. Software

System Development: a gentle introduction; 2nd edition, London:McGraw-Hill.

Chien, C. dan Wang K. 2003. Designing an Internet-based group decision support system. J. Robotic and Computer Integrated Manufacturing 19: 65-77

Jacobson dan Ivar. 1994. Object-Oriented Software Engineering: A Use Case Driven Approach; Addison-Wesley

Rumbaugh, J., Blaha, M., Premerlani, W.,

Eddy,F. dan Lorenson W. 1991. ObjectOriented Modeling and Design; Prentice Hall.

Schach, S. R. 2000, Object Oriented and

Classical Software Engineering, Boston:

McGraw-Hill.

Sri Dharwiyanti dan Romi S.W. 2003.

Pengantar Unified Modelling Langguage (UML); Ilmu Komputer.Com.

http://202.95.157.19/howto/PDF_Files/yanti-uml.pdf




24

PENGASUTAN BINTANG (Y) SEGITIGA ( )

DAN CATU DAYA PADA MOTOR POMPA

Iswadi HR Jurusan Teknik Elektro

Universitas Islam Negeri Sultan Syarif Kasim Riau

ABSTRAK

Penggunaan motor listrik pada industri sangat luas, misalnya pada industri tekstil, perusahaan air

minum, perusahaan perminyakan dan sebagainya.

Salah satu penggunaan motor listrik yaitu sebagai penggerak pompa di Instalasi Pengapon

PERTAMINA UPPDN IV Semarang. Pompa yang digunakan adalah pompa dengan putaran yang tinggi, maka

sangat tepat apabila digerakkan langsung oleh motor listrik yang juga mempunyai kecepatan tinggi.

Motor listrik yang digunakan di Instalasi Pengapon Semarang adalah motor induksi tiga fasa belitan

sangkar. Kelebihan motor induksi ini antara lain pengoperasian dan pengaturannya yang mudah, serta

mempunyai daya tahan yang tinggi. Untuk mengurangi arus asut yang besar, metoda pengasutan motor yang digunakan adalah pengasutan

bintang (Y)-segitiga ( ). Pada saat di asut, stator motor terhubung secara bintang dan setelah mencapai arus

nominalnya dengan otomatis dipindah ke hubung segitiga, yaitu dengan menggunakan bintang (Y)-segitiga ( ) timer untuk mengatur lamanya suatu kontaktor bekerja ( kontaktor yang harus aktif ).

ABSTRACT

The electric motors have been playing a wide area of industrial applications, i.e. in textile, water,

petroleum industries, etc.

Electric motors is used as the pump mover in Instalation Pengapon Pertamina UPPDN IV Semarang.

Since the pump is operated in high speed, it is suitable to use high speed electric motors directly.

Instalasi Pengapon Semarang uses three phase cage induction motors. The advantage of these motors

are easy to operated and controlled, as well as have highly in reliable.

To decrease the large starting current, motor is started by star (Y)-delta (∆) methods. When it is started,

motor wound is connected as star connection and when it reach nominal current automatically is switched to

delta connection by means of star-delta timer to control the duration of contactor work (an active contactor).

Kata Kunci: Pengasutan, Motor Induksi, kontaktor

PENDAHULUAN

Penggunaan motor listrik di dunia industri sangat luas, misalnya pada industri tekstil, perusahaan air minum, perusahaan perminyakan dan sebagainya.

Salah satu penggunaan motor listrik yaitu sebagai penggerak pompa–pompa di Instalasi Pengapon PERTAMINA UPPDN IV

Semarang. Karena pompa yang digunakan adalah pompa dengan putaran yang tinggi,

maka sangat tepat apabila digerakkan langsung oleh motor listrik yang juga mempunyai kecepatan tinggi dalam hal ini menggunakan motor sangkar.

Dalam pengasutan motor induksi terdapat dua masalah yang sering terjadi, yaitu:


25

1. Arus mula yang besar (5 – 6 kali arus beban penuh).

2. Momen mula kecil Ada berbagai macam sistem pengasutan

pada motor sangkar diantaranya adalah:

1. Pengasutan dengan tegangan penuh (Accros the line starter or Direct Online).

2. Pengasutan dengan penurunan tegangan (reduce voltage starting) yang meliputi: a. Pengasutan dengan tahanan (primary

resistor starter). b. Pengasutan dengan autotrafo (auto

transformer starter).

c. Pengasutan dengan hubungan Y- (Wye-Delta Starter)

Pengasutan Bintang (Y) – Segitiga ( )

Metode pengasutan bintang (Y)-segitiga

( ) adalah metode pengasutan dengan

pengurangan tegangan.. Sebuah motor dengan hubungan bintang - segitiga memiliki 6 buah terminal sehingga dapat diswitch baik untuk hubungan bintang atau segitiga. Motor dihubungkan bintang pada waktu pertama kali diasut, dan ketika motor telah mendekati kecepatan nominal, hubungan diubah menjadi

hubungan delta.

Pada saat pengasutan, belitan motor dihubung bintang, tegangan yang dikenakan adalah tegangan saluran. Bila impedansi belitan motor = Z, tegangan saluran = E, arus fasa = I dan arus saluran

= Il maka besarnya arus yang ditarik saat belitan motor terhubung bintang adalah :

lY IZ

E

Z

E

I3

3..........................................(1)

Perubahan dari bintang ke delta setelah motor berputar mendekati putaran nominalnya. Tegangan penuh E dikenakan pada motor, bila impedansi dari belitan motor adalah Z.

Z

EI ..................................................(2)

dengan arus saluran I2 pada saat dihubung segitiga adalah :

LDIZ

EII

332 ........……….(3)

Perbandingan antara persamaan (1) dan (3)

menghasilkan bahwa arus asut hubung bintang adalah 1/3 dari arus asut hubung segitiga.

Jika arus pengasutan dari motor adalah 6 x In (In = arus beban penuh motor), arus asut dalam hal ini adalah:

nn II 2.6.3

1,...…..........................……(4)

dari rumus diatas terlihat bahwa arus asut tidak

melebihi 200% arus nominal ( masih dalam batas toleransi ). Jadi metoda pengasutan dengan metoda Y-D adalah cukup aman.

Rangkaian Pengasutan Bintang (Y)

Segitiga ( )

Rangkaian pengasutan bintang – segitiga dapat digambarkan pada gambar 5.3 sebagai berikut:

I

''

M

MC3MC2MC1

MCCB 125A, 75A,60A, 50A,

40A, 30A,

OLR 90A, 63A, 52A, 32A,

25A, 19A, 14A

(a)


26

C1 C3C2

t tC1

C2C3

S1

S2

OLR

(b)

Gambar. 1 (a) Pengkawatan dan (b) Diagram Segaris Pada Pengasutan Bintang Segitiga

PRINSIP KERJA RANGKAIAN

Pengasutan diatas merupakan pengasutan bintang-segitiga dengan tipe tiga kontaktor. Masing–masing kontaktor berfungsi sebagai kontaktor utama (C1), kontaktor bintang (C3) dan kontaktor segitiga (C3).

Pada saat push button S2 (NO) ditekan maka arus akan mengalir pada belitan kontaktor C1 sehingga kontaktor C1 akan energized dan kontaktor akan menghubung.

Pada saat yang sama kontaktor C3 juga akan terhubung sehingga pada saat tersebut motor tercatu dengan hubungan bintang.

Dengan menggunakan segitiga–bintang timer, arus yang mengalir pada kontaktor C3 akan terputus sesuai dengan lamanya waktu yang disetting. Karena kontaktor C3 terpasang interlock satu sama lain dengan kontaktor C2 maka kontaktor C2

akan terhubung. Dengan demikian sekarang motor tercatu dengan hubung segitiga.

Pada saat push button S1 (NC) ditekan maka semua arus akan terputus sehigga semua kontaktor deenergized dan kemudian membuka. Dengan demikian motor akan berhenti beroperasi.

Adanya OLR adalah sebagai pengaman apabila terjadi beban lebih dengan demikian motor akan beroperasi sesuai dengan rating arus yang sesuai dengan batas toleransi.

HASIL

Analisa tentang catu daya dan sistem

pengasutan bintang (Y) segitiga ( ) pada motor

induksi, yang meliputi tentang perhitungan peralatan catu daya yang digunakan.

Sebagai contoh perhitungan digunakan data sbb: Data motor untuk penggerak pompa produk S1,K1, P1, BB2L1, C2, C1, FSB (Diperoleh

dari Instalasi Pengapon PERTAMINA UPDN IV Semarang ) Daya motor (P) = 11 kW Tegangan (V) = 380 V Efisiensi ( ) = 96 %

Cos (PF) = 0,86

Data Kontaktor hubung segitiga: Merk : ABB Tipe : A12 Tegangan : 400 Volt

Rating arus :12 ampere Rating arus, 400C : 27 ampere Data Kontaktor hubung bintang: Merk : ABB Tipe : A9 Tegangan : 400 Volt Rating arus : 9 ampere Rating arus, 400C : 25 ampere

Pemutus Tenaga : 40 ampere OLR : 25 ampere


27

Penentuan Arus Nominal

Dari data – data pada poin (a) diatas maka didapatkan In

... PFVK

pIn

96,0.86,0.380.3

000.11nI

24,20nI A

Penentuan dan Pemilihan Kontaktor

Rating arus operasional untuk kontaktor hubung bintang bisa didekati dengan rumus

ampere

II ne

8

084,7

24,20.35,0

35,0

Penggunaan kontaktor untuk hubungan segitiga, rating arusnya dapat didekati:

ampere

II n

12

68,11

24,20).3

1(

)3

1(

Penentuan Thermal Overload Relay

Karena pemasangan OLR adalah sistem

pendeteksian arus saluran maka OLR adalah sebesar 110 % dari arus beban penuh, sehingga:

ampereIOLR 236,22%110.24,20

Penentuan Pemutus Tenaga (Circuit

Breaker)

Berdasarkan PUIL (1977 520E), pemutus tenaga (CB) untuk motor sangkar sebesar 250 % arus beban penuh (In) sehingga diperoleh kapasitas pemutus sebagai berikut:

ampereICB 516,50%250.24,20

PEMBAHASAN

Berdasarkan hasil perhitungan di atas maka dapat dibuat perbandingan seperti pada Tabel.1

Tabel.1 Perbandingan Hasil Perhitungan dengan Data

Lapangan pada Peralatan Catu Daya untuk motor 11 kW.

No Peralatan Lapangan Perhitungan

1 Kontaktor Y 9 A 8 A

2 Kontaktor D 12 A 12 A

3 PMT 40 A 51 A

4 OLR 25 A 23 A

Tabel. 2 Perbandingan Hasil Perhitungan dengan Data Lapangan pada Peralatan Catu Daya untuk motor 15 kW

No Peralatan Lapangan Perhitungan 1 Kontaktor Y 12 A 10 A


3 PMT 50, 60, 63 A 69 A

4 OLR 32 A 31 A

Tabel. 3 Perbandingan Hasil Perhitungan dengan Data

Lapangan pada Peralatan Catu Daya untuk motor 22 kW

No Peralatan Lapangan Perhitungan 1 Kontaktor Y 17 A 15 A


3 PMT 75 A 102 A

4 OLR 52 A 45 A

Berdasarkan Tabel.1, Tabel.2 dan Tabel.3

diatas terlihat bahwa ada perbedaan antara data dilapangan dengan hasil perhitungan terutama untuk PMT. Hal ini dikarenakan peralatan yang tersedia memiliki rating arus yang sudah

ditentukan. Sebagai contoh; untuk PMT biasanya rating yang tersedia bernilai sebesar 30A, 40A, 50A, 60 A, 75A, 125A dan seterusnya. Jadi berdasarkan peralatan yang ada, untuk data berdasarkan hasil perhitungan pada PMT (51 ampere pada Tabel.1) maka penggunaan PMT dengan rating 40 A sudah tepat karena besarnya rating PMT yang

digunakan masih jauh diatas beban penuh , begitu juga untuk peralatan yang lainnya.

Penggunaan kontaktor A9 dan A12 pada kontaktor hubung bintang dan segitiga sudah tepat karena mendekati hasil perhitungan.

Penggunaan OLR dengan rating 25 A (pada Tabel.1) sudah tepat karena sudah

mendekati hasil perhitungan dan berdasarkan


28

rating arus OLR yang ada, maka penggunaan OLR 25 A adalah yang paling effisien. Penggunaan OLR 25A juga untuk menghindari kerusakan pada kontaktor A9 (yang memiliki rating arus pada 400C sebesar 25 A).

KESIMPULAN

Dari data-data dan keterangan yang diperoleh sebagai hasil pengamatan di Instalasi Pengapon Semarang dapat ditarik suatu kesimpulan sebagai berikut:

1. Untuk memutar pompa yang berkecepatan tinggi, di Instalasi Pengapon banyak digunakan motor induksi yang juga memiliki kecepatan tinggi serta memiliki konstruksinya yang kuat dan karakteristiknya yang baik

2. Untuk mengurangi arus asut yang besar, pengasutan (starting ) untuk motor menggunakan metoda bintang – segitiga. Arus asut pada saat motor terhubung bintang adalah 2 kali arus nominal In,

dengan demikian batas arus beban penuh 200 % tidak terlampaui

3. Penggunaan peralatan catu daya dan peralatan pengasutan pada motor induksi di Instalasi Pengapon sudah benar karena penentuan spesifikasi peralatan berdasarkan perhitungan mendekati hasil dari data peralatan yang ada di lapangan.

UCAPAN TERIMA KASIH

Terima kasih penulis sampaikan kepada Bapak Bambang Sinarjoedo selaku Kepala Instalasi Pengapon PERTAMINA UPPDN IV Semarang atas data yang diberikan. Karnoto, ST, Edi Subeno, ST dan Kunaifi, ST atas saran-sarannya dan Pimpinan FST UIN SUSKA Riau atas kesediaannya untuk memuat

tulisan ini pada jurnal SITEKIN.

DAFTAR PUSTAKA

Anonim, 1996, Buku Pedoman Instalasi Pengapon PERTAMINA UPPDN IV Semarang.

Anonim, 1994, Fuji Electric, Magnetic Motor Starter and contactor, Japan.

Facta M, dan Karnoto, ST, 2001, Instalasi Listrik Arus Kuat, Teknik Elektro Fakultas Teknik Unveristas Diponegoro Semarang.

Sen S.K., Rotating Electrical Machinery, Khanna Pubhlishers. India

Theraja, BL, 1997, A Text Book of Electrical Thecnology in S.I. System of Unit Volume II

AC & DC Machines, S.Chand & Company Ltd, Ram Nagar, New Delhi.

Zuhal, 1990, Dasar Teknik Tenaga Listrik dan Elektronika Daya, PT. Gramedia, Jakarta.

analisis performansi jaringan komunikasi very small aperture terminal (vsat)

Documents