repository.usd.ac.idrepository.usd.ac.id/28817/2/045114013_full.pdf · vi lembar pernyataan...

i

SINKRONISASI ANTARA PEMANCAR DAN

PENERIMA MODULASI FREKUENSI DENGAN

4 FREQUENCY HOPPING

TUGAS AKHIR

Diajukan untuk memenuhi salah satu syarat

memperoleh gelar Sarjana Teknik pada

Program Studi Teknik Elektro

Disusun oleh

IGNATIUS TULUS SETIADI

NIM : 045114013

PROGRAM STUDI TEKNIK ELEKTRO

FAKULTAS SAINS DAN TEKNOLOGI

UNIVERSITAS SANATA DHARMA

YOGYAKARTA

2009

ii

SYNCHRONOUS BETWEEN FM TRANSMITTER AND

FM RECEIVER WITH FOUR FREQUENCY HOPPING

FINAL PROJECT

Presented as Partial Fulfillment of the Requirements

to obtain the Sarjana Teknik Degree

in Electrical Engineering

By :

IGNATIUS TULUS SETIADI

Student Number : 045114013

ELECTRICAL ENGINEERING STUDY PROGRAM

SCIENCE AND TECHNOLOGY FACULTY

SANATA DHARMA UNIVERSITY

YOGYAKARTA

2009

vi

LEMBAR PERNYATAAN PERSETUJUAN

PUBLIKASI KARYA ILMIAH UNTUK KEPENTINGAN AKADEMIS

Yang bertanda tanggan di bawah ini, saya mahasiswa Universitas Sanata Dharma:

Nama : Ignatius Tulus Setiadi

Nomor Mahasiswa : 045114013

Demi pengembangan ilmu pengetahuan, saya memberikan kepada Perpustakaan

Universitas Sanata Dharma karya ilmiah saya yang berjudul :

Sinkonisasi Antara Pemancar Dan Penerima Modulasi Frekuensi

Dengan Empat Frequency Hopping beserta peragkat yang diperlukan (bila ada). Dengan demikian saya memberikan

kepada Perpustakaan Universitas Sanata Dharma hak untuk menyimpan, me-

ngalihkan dalam bentuk media lain, mengelolanya dalam bentuk pangkalan data,

mendistribusikan secara terbatas, dam mempublikasikan di internet atau media

lain untuk kepentingan akademis tanpa perlu meminta ijin dari saya maupun

memberikan royalti kepada saya selama tetap mencantumkan nama saya sebagai

penulis.

Demikian pernyataan ini yang saya buat dengan sebenarnya.

Dibuat di Yogyakarta

Pada tanggal : Agustus 2009

Yang Menyatakan

(Ignatius Tulus Setiadi)

vii

“You have to endure caterpillars if you want to see You have to endure caterpillars if you want to see You have to endure caterpillars if you want to see You have to endure caterpillars if you want to see

butterfliesbutterfliesbutterfliesbutterflies”

Seseorang yang oprimis akan melihat adanya kesempatan dalam setiap

malapetaka, sedangkan orang pesimis melihat malapetaka dalam setiap

kesempatan.

Jangan takut dengan kesalahan. Kebijaksanaan

biasanya lahir dari kesalahan.

KekuranganKekuranganKekuranganKekurangan----kekurangan yang kita lihat dalam kekurangan yang kita lihat dalam kekurangan yang kita lihat dalam kekurangan yang kita lihat dalam

diri mereka, kebanyakan adalah kekurangan kita diri mereka, kebanyakan adalah kekurangan kita diri mereka, kebanyakan adalah kekurangan kita diri mereka, kebanyakan adalah kekurangan kita

sendiri.sendiri.sendiri.sendiri.

Sukses adalah keberhasilan yang kamu capai dalam menggunakan talenta-talenta yang telah

Allah berikan kepada kamu

Karyaku ini kupersembahkan untuk Bapak dan Ibuku tercinta,

kakak-kakakku yang kucintai, dan untuk semua orang yang aku

sayangi dan menyayangi aku.

viii

INTISARI

Teknik frequency hopping (FH) merupakan salah satu metode transmisi

data dalam bidang telekomunikasi. Dengan frequency hopping, gangguan-

gangguan pada telekomunikasi seperti jamming dan noise dapat dikurangi.

Penelitian ini bertujuan untuk menghasilkan perangkat subsistem sinkronisasi

yang digunakan pemancar dan penerima Frequency Modulation (FM) frequency

hopping.

Subsistem sinkronisasi pada pemancar dan penerima FM frequency

hopping ini terdiri dari dua bagian utama yaitu tone generator dan tone decoder.

Tone generator terdiri dari keypad 1x4 yang berfungsi untuk mengatur tunda

waktu pada mikrokontroler ATTINY2313. Pengaturan tunda waktu

mempengaruhi sinyal DTMF yang dibangkitkan oleh IC MT8888. Sinyal DTMF

yang dihasilkan ditransmisikan melalui pemancar FM frequency hopping sebagai

pengendali fungsi hopping pada penerima FM frequency hopping. Sinyal DTMF

digunakan untuk sinkronisasi antara pemancar dan penerima FM frequency

hopping. Mikrokontroler ATTINY2313 yang digunakan pada tone decoder untuk

mengatur pembagi terprogram dalam membangkitkan frekuensi carrier dengan

data masukan berasal dari IC MT8870.

Hasil dari penelitian ini adalah subsistem sinkronisasi yang dapat

mensinkronkan pemancar FM frequency hopping dan penerima FM frequency

hopping dalam transmisi data. Sinyal DTMF yang dihasilkan perangkat subsistem

sinkronisasi bekerja dengan memodulasi frekuensi carrier secara bergantian pada

empat frekuensi yang berbeda yaitu 97 MHz, 99 MHz, 101 MHz dan 103 MHz

dengan periode hopping 0,25 detik.

Kata kunci : tone generator, tone decoder, sinkronisasi, frequency hopping, FM,

DTMF, subsistem.

ix

ABSTRACT

Frequency hopping technique is one of data transmission method in

telecommunication. Frequency hopping can minimize the effect of the

telecommunication disturbances such as jamming and noise. This research goal

aim is to produce synchonization subsystem that can synchronize between

frequency hopping FM transmitter and frequency hopping FM receiver.

Synchonization subsystem on transmitter and frequency hopping FM

receiver consists of two main section. There are tone generator and tone decoder.

Tone generator consists of 1x4 for controlling time delay on ATTINY2313

microcontroller. The time delay arrangement influencing DTMF signal that

generated by IC MT8888. DTMF signal that being resulted then transmitt to pass

frequency hopping FM transmitter as hopping function controller on frequency

hopping FM receiver. DTMF signal is used for synchonization between

transmitter and frequency hopping FM receiver. The function of ATTINY2313

microcontroller that is used for arrange programmable divider and generate carrier

frequency with data input from IC MT8870.

The result of the research are synchonization subsystem that can be

synchronize between frequency hopping FM transmitter and frequency hopping

FM receiver in transmitting data. DTMF signal that have been resulted

synchonization subsystem equipment operates with modulation four carrier

frequency, 97 MHz, 99 MHz, 101 MHz and 103 MHz with 0.25 second hopping

period.

Keyword : frequency hopping, tone generator, tone decoder, synchronization, FM,

DTMF, subsystem.

x

KATA PENGANTAR

Puji dan syukur penulis panjatkan ke Hadirat Tuhan Yang Maha Esa yang

telah melimpahkan rahmat dan karunia-Nya sehingga penulis dapat

menyelesaikan Tugas Akhir yang berjudul “Sinkronisasi Antara Pemancar Dan

Penerima Modulasi Frekuensi Dengan Empat Frequency Hopping”. Tugas

Akhir ini disusun sebagai salah satu syarat untuk memperoleh gelar Sarjana

Teknik. Dalam penyusunannya, banyak pihak yang telah membantu dan

memberikan dukungan pada penulis, oleh karena itu, penulis ingin mengucapkan

terima kasih kepada :

1. Bapak Damar Widjaja, S.T., M.T., selaku Dosen Pembimbing I Tugas

Akhir yang telah banyak meluangkan waktu untuk memberi

bimbingan.

2. Bapak Alexius Rukmono, S.T. selaku Pembimbing II yang telah

bersedia meluangkan waktu untuk membimbing penulis.

3. Untuk seluruh dosen-dosen di program studi Teknik Elektro atas

segala tempaan ilmunya.

4. Bapak (Agustinus Kastam) dan Ibuku tercinta (Mc. Mujiasih) yang

selalu memberiku dorongan, semangat, nasihat dan dukungan moril,

spiritual maupun materi.

5. Untuk kakak-kakakku, Budi Prasetyo sekeluarga, Erni Dwiantari

sekeluarga, dan Yogie Triatno atas segala bantuan moril, spiritual

maupun materi.

xi

6. Untuk seluruh teman-teman elektro angkatan 2004 atas segala doa dan

dukungannya.

7. Untuk teman-teman hopping modulasi frekuensi Nova Budi Prasetyo

dan Yanuarius Vendi Purnomo atas segala masukan dan bantuannya.

8. Untuk saudara F. Ade Krismawan, S.T. yang telah membantuku dan

memberi masukan dalam pengerjaan Tugas Akhir.

9. Teman-temanku, YB.Ari Kuncoro, Sugiarto, Topik Wijaya, Leonardus

Agung, Ambrosius Panglipurjati, Stevanus Pradipta atas segala doa

dan dukungannya.

10. Para laboran elektro terutama mas Antonius Surana karena

bimbingannya dalam menggunakan alat.

11. Semua pihak yang tidak bisa penulis sebutkan satu per satu atas

bantuannya, bimbingan, kritik dan saran.

Penulis menyadari bahwa laporan Tugas Akhir ini masih jauh dari

sempurna, oleh karena itu penulis sangat mengharapkan saran dan kritik yang

membangun dari Pembaca agar dalam proses penulisan di kemudian hari dapat

semakin baik. Semoga Tugas Akhir dapat dimanfaatkandan dikembangkan lebih

lanjut oleh peneliti lain sehingga tulisan ini dapat lebih bermanfaat.

Yogyakarta, Agustus 2009

Penulis

xii

DAFTAR ISI

Hal. HALAMAN JUDUL ……………………………………………………..

LEMBAR PENGESAHAN PEMBIMBING ……………………………

LEMBAR PENGESAHAN PENGUJI ………………………….………

PERNYATAAN KEASLIAN KARYA ……………...………….………

PERNYATAAN PERSETUJUAN PUBLIKASI …...………….………

HALAMAN PERSEMBAHAN ………………………………………….

INTISARI …………………………………………………………………

ABSTRACT …………………………….………………………………….

KATA PENGANTAR ……………………………………………………

DAFTAR ISI ……………………………………………………………...

DAFTAR GAMBAR ……………………………………………………..

DAFTAR TABEL ………………………………………………………...

DAFTAR LAMPIRAN ……………….………………………………….

BAB I PENDAHULUAN

I.1. Latar Belakang ..……………………………………………………...

I.2 Batasan Masalah ..…………………………………......……………..

I.3 Tujuan Penelitian ..…………………………………………………...

I.4 Manfaat Penelitian ..………………………………………………….

I.5 Sistematika Penulisan ……….......……………………………………

i

iii

iv

v

vi

vii

viii

ix

x

xii

xvii

xxii

xxiii

1

3

3

4

4

xiii

BAB II DASAR TEORI

II.1 Modulasi Frekuensi …………………………………………………..

II.2 Sistem Pemancar Radio FM ………………………………………….

II.2 Sistem Penerima Radio FM ………………………………………….

II.4 Frequency Hopping ..…………………………………………………

II.5 Sinkronisasi .....................……………………………………...……..

II.5.1 DTMF (Dual Tone Multi Frequency) ..………………………

II.5.2 Mikrokontroler AVR ATTiny2313 ..………………………....

II.5.2.1 Arsitektur Mikrokontroler AVR ATTINY2313 .......

II.5.2.1 Peripheral mikrokontroler AVR ATTINY2313 .......

II.5.2.1 Struktur AVR ATTINY2313 ....................................

II.5.2.1 On-Chip Oscillator ...................................................

II.5.2.1 Timer/counter ...........................................................

II.5.3 Tone Generator ..……………………...………………………

II.5.4 Mixer Audio ……………….…………………………………

II.5.5 Tone Decoder ………………………......…….………………

II.5.6 Transistor Sebagai Saklar ...........…………….…………….…

II.5.7 Demultiplekser 4 ke 16 CD4514 ……………………………..

II.5.8 Rangkaian penampil .................................................................

II.5.8.1 Decoder BCD ke seven segment ..............................

II.5.8.2 Seven segment ..........................................................

6

8

9

11

15

17

18

20

21

23

26

26

27

34

35

41

43

45

45

46

xiv

BAB III PERANCANGAN ALAT

III.1 Diagram Blok Sistem Komunikasi Radio FM Frequency Hopping .....

III.1.2 Diagram Blok dan Penjelasan Umum Subsistem Sinkronisasi

pada Pemancar dan Penerima FM FH ...........................…..…

III.2 Subsistem Sinkronisasi Bagian Pemancar Radio ................…………

III.2.1 Rangkaian keypad 1x4 …………………………....................

III.2.2 Konfigurasi mikrokontroler ATTINY2313 ………………....

. III.2.3 Perancangan perangkat lunak (Software) ……………….......

III.2.3.1 Program Utama pada Pemancar FM FH ………..

III.2.3.2 Inisialisasi Port …………….................................

III.2.3.3 Program Subrutin awal …………….....................

III.2.3.4 Program Subrutin Cek_pin ……………...............

III.2.3.5 Program Subrutin Proses ……………..................

III.2.3.6 Program Subrutin Manual_otomatis ……………

III.2.3.7 Program Subrutin Pin1 …………….....................

III.2.3.8 Program Subrutin Pin2 …………….....................

III.2.3.9 Program Subrutin Kirim ……………...................

III.2.3.10 Program Utama Tone Decoder pada

Penerima FM FH ……………..............................

III.2.4 Tone Generator .................…….………………………….....

III.2.5 Mixer audio .......................................……………..………...

III.3. Subsistem sinkronisasi Bagian Penerima Radio …………….………

III.3.1 Tone Decoder ...........................................................................

48

49

53

53

54

57

57

58

59

59

60

61

61

62

63

64

66

68

69

69

xv

III.3.2 Demultiplekser 4 bit ke 16 .…..................................................

III.3.3 Transistor sebagai saklar ..........................................................

III.3.4 Rangkaian penampil ................................................................

BAB IV HASIL PENGAMATAN DAN PEMBAHASAN

IV.1 Perangkat Keras Hasil Perancangan ………………………………...

IV.2 Hasil Pengujian Alat Secara Keseluruhan ……………………….......

IV.2.1 Pengujian Transmisi Subsistem Sinkronisasi

Pada Pemancar FM FH ……….............................................

IV.2.2 Pengujian Transmisi Subsistem Sinkronisasi

Pada Penerima FM FH ……….............................................

IV.2.3 Pengujian Proses Sinkronisasi …..........................................

IV.2.3.1 Pengujian Saat Terjadi Sinkronisasi ......................

IV.2.3.2 Pengujian Saat Tidak Terjadi Sinkronisasi ………

IV.2.4 Tunda Waktu ………............................................................

IV.3 Hasil Pengujian Tiap Blok …… …………………………………….

IV.3.1 Hasil Pengujian Dan Pengamatan Tone Generator ………..

IV.3.2 Hasil Pengujian Dan Pengamatan Mixer Audio ………........

IV.4 Hasil Pengujian Dan Pengamatan Bagian Penerima ……...................

IV.4.1 Hasil Pengujian Dan Pengamatan Tone Decoder ……….....

IV.4.2 Hasil Pengamatan Pada Penampil ……................................

IV.4.3 Hasil pengamatan pada

Demultipleksing 4-bit ke 16 jalur ……….............................

72

73

76

78

83

83

89

93

95

98

100

101

101

106

107

107

109

111

xvi

IV.4.4 Pengujian Rangkaian Transistor Sebagai Saklar ……..........

BAB V KESIMPULAN DAN SARAN

V.1 Kesimpulan ………………………………...........................................

V.1 Saran ……………………………….....................................................

DAFTAR PUSTAKA .................................................................................

112

114

115

116

xvii

DAFTAR GAMBAR

Hal.

Gambar 2.1 Modulasi Frekuensi ....…………………………………….... 6

Gambar 2.2 Diagram blok dasar sistem pemancar radio FM ………..….. 7

Gambar 2.3 Diagram blok Penerima FM ……………..………………..... 9

Gambar 2.4 Teknik frequency hopping ………………………………….. 10

Gambar 2.5 Penebaran sinyal pada frequency hopping ………………..... 12

Gambar 2.6 Diagram blok dasar pemancar frequency hopping ………..... 12

Gambar 2.7 Interferensi pada transmisi frequency hopping …………...... 13

Gambar 2.8 Contoh sistem sinkronisasi frekuensi …………………….… 15

Gambar 2.9 Contoh sistem sinkronisasi fasa ……………..……………... 16

Gambar 2.10 Diagram blok fungsional ATTINY2313 …………………... 19

Gambar 2.11 Arsitektur dari AVR ATTINY2313 ..……………………… 21

Gambar 2.12 Kaki AVR ATTINY2313 …………………………………... 24

Gambar 2.13 Menghubungkan sumber clock …………………………….. 26

Gambar 2.14 Diagram blok dari IC MT8888C …………………………… 28

Gambar 2.15 Kaki IC MT8888C …………………………………………. 32

Gambar 2.16 Rangkaian mixer audio dengan dua input ……………….….

Gambar 2.17 Diagram blok dari IC MT8870D ………….….……………..

35

35

Gambar 2.18 Tanggapan filter ..……….....………………………………. 37

Gambar 2.19 Konfigurasi kaki IC MT8870D …………………………….. 38

Gambar 2.20 Kaki IC MT8870D …………………………………………. 39

Gambar 2.21 (a) Rangkaian transistor sebagai saklar …………………… 41

xviii

(b) Grafik output dari transistor, keadaan cut-off dan

saturasi ………………………………..………………...

41

Gambar 2.22 Diagram koneksi IC CD4514 ……………..…..…………… 43

Gambar 2.23 Konfigurasi kaki IC 74LS48 ………...……….….…………. 46

Gambar 2.24 Konfigurasi seven segment …………………………...…….. 46

Gambar 2.25 Jenis dari seven segmen

(a) Common anode ………………………………………....

(b) Common cathode ………………………………..……...

Gambar 3.1 Diagram blok umum sistem komunikasi radio FM FH ….....

Gambar 3.2 Diagram blok subsistem sinkronisasi

(a) Diagram blok subsistem sinkronisasi pada pemancar

FM FH …………………………………………………

(b) Diagram blok lengkap subsistem sinkronisasi pada

pemancar FM FH ……………………………………….

Gambar 3.3 Diagram blok subsistem sinkronisasi

(a) Diagram blok subsistem sinkronisasi pada penerima

FM FH …………………………………………………..

(b) Diagram blok lengkap subsistem sinkronisasi pada

penerima FM FH ………………………………………

Gambar 3.4 Rangkaian keypad 1×4 ….......................................................

Gambar 3.5 Konfigurasi mikrokontroler ATTINY2313 pada

tone generator …....................................................................

Gambar 3.6 Konfigurasi mikrokontroler ATTINY2313 pada

47

47

48

50

51

52

53

54

55

xix

tone decoder ....................……………..................................

Gambar 3.7 Diagram alir program utama untuk tone generator ...............

Gambar 3.8 Diagram alir program subrutin awal .............................…..

Gambar 3.9 Diagram alir program subrutin cek_pin ……......................

Gambar 3.10 Diagram alir program subrutin proses ……............................

Gambar 3.11 Diagram alir program subrutin manual/otomatis ……...........

Gambar 3.12 Diagram alir program subrutin pin1 ……...............................

Gambar 3.13 Diagram alir program subrutin pin2 ……...............................

Gambar 3.14 Diagram alir program subrutin kirim …….............................

Gambar 3.15 Diagram alir program utama tone decoder ……....................

Gambar 3.16 Konfigurasi rangkaian lengkap dari tone generator .............

Gambar 3.17 Rangkaian mixer audio ……..................................................

Gambar 3.18 Konfigurasi IC tone decoder ……..........................................

Gambar 3.19 Konfigurasi dari demultiplekser 4 bit ke 16 ...........................

Gambar 3.20 Rangkaian transistor sebagai saklar .......................................

Gambar 3.21 Rangkaian lengkap penampil dengan driver 74LS48 ............

Gambar 4.1 Blok tone generator

(a) Tone generator tampak sisi depan ……………………...

(b) Tone generator tampak sisi belakang …………………..

(c) Tone generator tampak sisi atas ………………………...

Gambar 4.2 Blok tone decoder

(a) Tone decoder tampak sisi depan ……………………......

(b) Tone decoder tampak sisi belakang …………………….

55

58

59

60

60

61

62

63

64

65

66

68

69

73

74

77

78

78

79

81

81

xx

(c) Tone decoder tampak sisi atas ……………………….....

Gambar 4.3 Pengujian transmisi sinyal sinkronisasi pada pemancar …....

Gambar 4.4 Modulasi frekuensi dengan sinyal carrier 97 MHz …...........

Gambar 4.5 Sinyal informasi 5 kHz dan tone 1 ….....................................

Gambar 4.6 Modulasi frekuensi dengan sinyal carrier 99 MHz …...........


Gambar 4.8 Modulasi frekuensi dengan sinyal carrier 101 MHz ….........


Gambar 4.10 Modulasi frekuensi dengan sinyal carrier 103 MHz ….........


Gambar 4.12 Sinyal ouput mixer saat penerima menala frekuensi 97 MHz


Gambar 4. 14 Sinyal ouput mixer saat penerima menala

frekuensi 101 MHz ….............................................................

Gambar 4. 15 Sinyal ouput mixer saat penerima menala

frekuensi 103 MHz ….............................................................

Gambar 4.16 Flowchart proses sinkronisasi pada pemancar .......................

Gambar 4.17 Flowchart proses sinkronisasi pada penerima ............….......

Gambar 4.18 Modulasi frekuensi dengan sinyal carrier 97 MHz …….......

Gambar 4.19 Sinyal informasi 5 kHz dan tone 1 .........................................


Gambar 4.21 Modulasi frekuensi dengan sinyal carrier 97 MHz ………...

Gambar 4.22 Sinyal informasi 5 kHz dan tone 1 .........................................

81

83

84

85

86

86

87

87

88

88

90

90

91

92

93

94

96

97

98

98

99

xxi


Gambar 4.24 Tunda waktu selama 0.25 detik …..........................................

Gambar 4.25 Tone 1 hasil pengiriman angka 1 dari mikrokontroler ….......




Gambar 4.29 Hasil penggabungan antara tone 1 (sinyal DTMF)

dan sinyal informasi 5 KHz ………………………………...

Gambar 4.30 Contoh gambar tone 1 pada seven segmen ….........................




99

101

102

103

104

105

107

109

109

110

110

xxii

DAFTAR TABEL

Hal.

Tabel 2.1 Frekuensi DTMF ……………………………………………… 17

Tabel 2.2 Fungsi Alternatif dari Port B ………………………………….

Tabel 2.3 Fungsi Alternatif dari Port D ………………………………….

Tabel 2.4 Register-register MT8888C …………………………………...

Tabel 2.5 Susunan bit dalam register kontrol

(a) Posisi bit register kontrol A ………………………………..

(b) Posisi bit register kontrol B ………………………………..

Tabel 2.6 Output IC MT8888C …………………………………………..

Tabel 2.7 Kombinasi data output tone decoder ………………………….

Tabel 2.8 Daftar dari 16 sandi dan fungsi decoding ……………………..

Tabel 2.9 Tabel kebenaran 74LS48 ……………………………………...

Tabel 4.1 Keterangan dan fungsi umum blok – blok rangkaian

perangkat tone generator pada pemancar FM FH …………….

Tabel 4.2 Keterangan dan fungsi umum blok – blok rangkaian

perangkat tone decoder pada penerima FM FH ……………….

Tabel 4.3 Hasil lengkap dari output tone generator ……………………..

Tabel 4.4 Tabel output tone decoder untuk keempat tone ……………….

Tabel 4.5 kombinasi bilangan biner 4-bit menjadi 16 jalur ……………...

Tabel 4.6 Hasil perhitungan dan pengukuran tegangan input

dan output pada transistor sebagai saklar ……………………...

22

23

28

29

29

31

36

44

46

79

81

106

108

111

113

xxiii

DAFTAR LAMPIRAN

Hal.

Rangkaian mikrokontroler ATTINY2313, tone generator,

penampil dan audio mixer ……………………………………….……...

L1

Rangkaian tone decoder, mikrokontroler ATTINY2313,

penampil ……………………………………………………….………..

L2

Rangkaian Band pass filter (BPF), CD4514

dan transistor sebagai saklar ………………………………………..…...

Rangkaian keypad …………………………………………….................

Listing program untuk rangkaian tone generator …………….................

Listing program untuk rangkaian tone decoder ……………....................

Data frekuensi carrier pada VCO (Voltage Controlled Oscillator) ….....

Data spektrum frekuensi sinyal DTMF dan sinyal informasi ……..........

L3

L4

L5

L9

L11

L12

Datasheet ATTINY2313 ...…………………………………………....... L19

Datasheet MT8888C ………………………………………………….... L24

Datasheet MT8870D …………………………………………………… L36

Datasheet UTC9014 ……………………………………………………. L41

Datasheet CD4514 ……………………………………………………... L43

Datasheet 74LS48 ……………….……………………………………... L47

1

BAB I

PENDAHULUAN

I.1. Latar Belakang

Sumber daya komunikasi, khususnya pada frekuensi radio tersedia sangat

terbatas. Di Daerah Istimewa Yogyakarta, banyak bermunculan stasiun-stasiun

radio broadcast baru dengan menggunakan kanal-kanal frekuensi yang masih

tersedia. Jumlah kanal FM yang disiapkan untuk radio broadcast berada dalam

alokasi frekuensi 87,5 MHz hingga 108 MHz sebanyak 204 kanal. Jarak kanal-

kanal frekuensi yang digunakan sangat dekat dan terkadang terjadi interferensi

antar sinyal carrier [1].

Interferensi yang terjadi pada stasiun radio mengakibatkan munculnya noise

dan penurunan daya (atenuasi) pada frekuensi tertentu. Selain itu, dalam

perambatan gelombang radio dari pemancar ke penerima terdapat beberapa

gangguan seperti distorsi delay (tunda waktu), multipath fading dan jamming [2].

Multipath fading merupakan gangguan yang diakibatkan oleh banyaknya pantulan

sinyal termodulasi yang dipancarkan terhadap obstacle. Obstacle dapat berupa

gedung–gedung bertingkat, pepohonan, dan atmosfer. Gangguan-gangguan tersebut

dapat diatasi dengan menggunakan teknik Frequency Hopping (FH). FH adalah

salah satu teknik dalam teknologi spread spectrum [3].

Lahirnya sistem komunikasi spread spectrum pada pertengahan tahun 1950

dilatarbelakangi oleh kebutuhan akan sistem komunikasi yang dapat mengatasi

2

masalah interferensi. Sistem spread spectrum diharapkan dapat menjamin

kerahasiaan informasi yang dikirim dan dapat beroperasi pada tingkat S/N (signal

to noise ratio) yang rendah atau tahan terhadap derau yang besar [3]. Sistem

komunikasi yang menggunakan teknik spread spectrum ini mempunyai kelebihan

dalam aplikasinya, antara lain kemampuan antijam, penekanan interferensi dari

luar, kemampuan melawan multipath fading, dan untuk keamanan dalam

berkomunikasi.

Dalam bidang elektronika telekomunikasi, khususnya pada komunikasai

digital, teknik modulasi spread spectrum secara umum terbagi menjadi dua

teknik yaitu DSSS (Direct Sequence Spread Spectrum) dan FHSS (Frequency

Hopping Spread Spectrum) atau secara singkat disebut FH. Implementasi dari

teknik modulasi FHSS dapat digunakan pada perangkat komunikasi radio yang

membutuhkan keamanan seperti HT (Handy Talkie) yang digunakan oleh pihak

militer [1].

FH adalah perpindahan atau lompatan dari satu frekuensi yang satu ke

frekuensi yang lain dalam satu pita frekuensi secara berurutan ataupun dengan

urutan yang telah ditentukan sebelumnya secara otomatis per satuan detik [2].

Proses spread spektrum pada FH dilakukan dengan mengubah-ubah frekuensi

sinyal carrier secara periode.

Penelitian sebelumnya telah mencoba membuat sistem komunikasi radio

FM FH dengan dua frequency carrier. Pemancar dan penerima tersebut tidak

dapat melakukan sinkronisasi. Pada penelitian ini, penulis akan membuat sebuah

perangkat subsistem sinkronisasi antara pemancar dan penerima FM (frequency

3

modulation) FH dengan empat frequency carrier. Penambahan frequency carrier

menjadi empat frekuensi pada FH bertujuan untuk meningkatkan keamanan,

sehingga dapat mengantisipasi adanya penyadapan. Pemancar dan penerima

dalam sistem komunikasi radio FM FH harus menggunakan spesifikasi frekuensi,

delay dan sistem yang sama, sehingga pancaran dari pemancar dapat diterima oleh

penerima. Perangkat subsistem sinkronisasi akan dirancang menggunakan metode

tone generator dan tone decoder.

I.2. Batasan Masalah

Batasan masalah pada tugas akhir ini adalah :

1. Periode perpindahan tiap frekuensi carrier sebesar 0.25 detik.

2. Dapat melakukan sinkronisasi dengan empat frekuensi carrier yang

terdiri dari f1= 97 MHz, f2= 99 MHz, f3= 101 MHz, dan f4= 103 MHz

yang akan dikirim secara berurutan dari pemancar ke penerima FM.

3. Subsistem sinkronisasi dari pemancar ke penerima FM menggunakan

metode tone generator dan tone decoder.

4. Menggunakan mikrokontroler AVR ATTINY2313 pada pemancar dan

penerima FM FH.

5. Pemilihan waktu tunda dan mode manual atau otomatis dalam

membangkitkan tone pada tone generator menggunakan keypad 1x4.

6. Penggunaan frekuensi radio broadcast pada penelitian hanya untuk

menguji dan menunjukkan cara kerja sistem FH.

4

I.3. Tujuan Penelitian

Menghasilkan perangkat subsistem sinkronisasi pada pemancar dan

penerima FM dengan metode FH. Pengiriman sinyal informasi dari pemancar FM

menggunakan empat frekuensi carrier secara berurutan dengan metode FH

diharapkan dapat diterima oleh pemerima FM sesuai kanal frekuensi masing-

masing secara tepat dengan bantuan perangkat subsistem sinkronisasi.

I.4. Manfaat Penelitian

Hasil penelitian ini dapat dimanfaatkan sebagai rujukan untuk pengembangan

sistem komunikasi radio dengan FH yang sinkron.

I.5. Sistematika Penulisan

Sistematika Penulisan Tugas Akhir yang digunakan di dalam penyusunan

Tugas Akhir diantaranya sebagai berikut :

BAB I . Pendahuluan

Pendahuluan berisi latar belakang masalah, batasan masalah, tujuan

penelitian, manfaat penelitian, metode penulisan dan sistematika penulisan.

BAB II. Dasar teori

Bab ini berisi penjelasan umum dan teori dasar sinkronisasi pemancar dan

penerima FM yang terkait dengan perancangan.

BAB III. Perancangan Perangkat Keras

Bab ini berisi mengenai hal-hal yang berkaitan dengan perancangan

perangkat sistem kerja sinkronisasi komunikasi gelombang radio FM FH.

5

BAB IV. Analisis Hasil dan Pembahasan

Bab ini berisi analisis dari hasil pengukuran dan pembahasan yang diperoleh

selama penelitian.

BAB V. Penutup

Bab ini berisi mengenai kesimpulan dan saran.

6

(2.2)

BAB II

DASAR TEORI

II.1. Modulasi Frekuensi

Pengertian modulasi secara umum adalah proses penumpangan sinyal informasi

pada sinyal carrier yang berupa gelombang sinusoidal yang berfrekuensi tinggi.

Sinyal carrier merupakan sinyal radio yang mempunyai frekuensi jauh lebih tinggi

dari frekuensi sinyal informasi. Modulasi frekuensi adalah proses penumpangan

sinyal yang berisi informasi ke sinyal carrier dengan frekuensi sinyal carrier yang

akan berubah seiring dengan perubahan frekuensi sinyal informasi tetapi amplitudo

gelombang carrier relatif tetap [4].

Persamaan dari sinyal carrier dapat dituliskan :

Uc = Ac sin (ωc + θc)

dengan Ac adalah amplitudo sinyal carrier, ωc adalah besar frekuensi sinyal carrier,

dan θc adalah besar sudut fasa sinyal carrier. Pada teknik modulasi frekuensi,

komponen ωc pada persamaan (2.1) diubah – ubah untuk menentukan besarnya

frekuensi sinyal carrier. Jika sinyal carrier pada persamaan (2.1) diubah oleh sinyal

pemodulasi menjadi persamaan 2.2.

em(t) = Am maks Sin ωmt

maka frekuensi carrier sesaat dapat dituliskan sebagai

(2.1)

7

fi(t) = fC(t) + k Am maks Sin ωmt

Gambar 2.1. Modulasi Frekuensi [4].

(a) Sinyal informasi. (b) Sinyal carrier. (c) Gelombang termodulasi frekuensi

dengan amplitudo sebagai fungsi waktu. (d) Gelombang termodulasi frekuensi

dengan frekuensi sebagai fungsi waktu.

Besarnya amplitudo dari sinyal informasi bernilai positif, frekuensi carrier

disimpangkan sebesar ±∆f. Sehingga bernilai f1 pada saat amplitudo sinyal informasi

positif, dan akan bernilai –f1 saat amplitudo sinyal informasi negatif. Deviasi

frekuensi (∆f) adalah simpangan yang dialami oleh frekuensi pembawa (fc) karena

amplitudo informasi (Am) seperti yang ditunjukkan pada Gambar 2.1 [4].

(2.3)

8

II.2. Sistem Pemancar Radio FM

Pemancar FM merupakan suatu perangkat yang digunakan untuk memancarkan

sinyal informasi beserta sinyal carrier dalam bentuk gelombang elektromagnetik.

Frekuensi sinyal carrier berubah menurut sinyal pemodulasi, tetapi amplitudo sinyal

carrier tetap. Sistem pemancar radio FM terdiri dari beberapa bagian – bagian blok

dasar. Bagian-bagian blok dasar tersebut mempunyai fungsi seperti yang ditunjukkan

pada Gambar 2.2 [5].

Gambar 2.2. Diagram blok dasar sistem pemancar radio FM [5].

Keterangan Gambar 2.2 adalah sebagai berikut:

1. Audio input digunakan sebagai sumber sinyal informasi.

2. Penguat audio digunakan sebagai penguat awal yang menguatkan sinyal dari

audio input.

3. Osilator RF digunakan sebagai penghasil frekuensi carrier yang akan dimodulasi

dengan sinyal informasi oleh modulator FM.

4. Modulator FM digunakan sebagai alat untuk memodulasi sinyal informasi dari

penguat audio dengan sinyal dari osilator RF, sehingga menghasilkan gelombang

termodulasi.

9

5. Pengali frekuensi digunakan untuk meningkatkan frekuensi dari output

modulator untuk mendapatkan frekuensi carrier lebih tinggi.

6. Penguat penyangga (buffer) digunakan untuk mengisolasi osilator dari tingkat-

tingkat selanjutnya sehingga perubahan dalam penggandengan dan pembebanan

antena tidak mempengaruhi frekuensi osilator RF.

7. Penguat penggerak (driver) digunakan untuk menggerakkan frekuensi osilator

RF dari penguat penyangga sebelum diumpankan ke penguat akhir.

8. Penguat akhir berfungsi menguatkan sinyal termodulasi ke antena agar dapat

dipancarkan oleh antena dengan jangkauan yang cukup jauh.

9. Antena pemancar digunakan untuk memancarkan gelombang termodulasi dari

penguat akhir yang berupa gelombang elektromagnetik.

II.3. Sistem Penerima Radio FM

Pesawat penerima harus melaksanakan sejumlah fungsi [6]. Pertama, penerima

harus dapat memilih sinyal radio FM yaitu dari 88 MHz sampai 108 MHz dan

menolak sinyal lain yang tidak diinginkan. Selanjutnya, penerima harus dapat

menguatkan sinyal yang diterima tersebut agar dapat digunakan pada proses

selanjutnya. Akhirnya, penerima harus dapat memisahkan sinyal informasi dari sinyal

pembawa dan menyampaikan kepada pemakai.

10

Gambar 2.3. Diagram blok penerima FM [6]

Gambar 2.3 menunjukkan diagram blok penerima FM secara umum. Penjelasan

tiap blok adalah sebagai berikut:

1. Antena penerima digunakan untuk menerima sinyal radio dari antena pemancar

yang berupa gelombang elektromaknetik.

2. Penguat RF digunakan untuk memperkuat frekuensi radio dari antena penerima

untuk diumpankan ke pencampur.

3. Pencampur (mixer) digunakan untuk mencampur sinyal dari penguat RF dengan

sinyal dari osilator agar didapatkan frekuensi antara (intermediate frequency, IF)

yang lebih rendah. Frekuensi IF merupakan selisih dari frekuensi osilator dengan

frekuensi RF.

4. Osilator lokal memberikan sinyal yang diperlukan bagi pencampur untuk

mengubah frekuensi RF yang tinggi menjadi frekuensi IF yang lebih rendah.

5. Penguat IF mempunyai dua fungsi utama, yang pertama adalah sebagai bandpass

untuk memungkinkan hanya sinyal yang dikehendaki saja yang diteruskan ke

detektor [7]. Kedua adalah sebagai penguat sinyal yang diterima dari mixer.

11

Setelah dikonversi ke frekuensi intermediate, sinyal keluaran mixer dikuatkan

oleh beberapa penguat IF.

6. Penguat AF (audio frequency) digunakan untuk menguatkan sinyal audio agar

dapat membunyikan speaker.

7. Pengeras suara (loud speaker), digunakan sebagai transducer penerima yang

mengubah getaran listrik menjadi getaran audio.

II.4. Frequency Hopping

Frequency hopping (FH) atau lompatan frekuensi adalah perubahan frekuensi

sinyal pembawa secara periodis yang diatur oleh algoritma tertentu. Frekuensi ini

akan membawa informasi selama periode tertentu dan berpindah ke frekuensi yang

lainnya, begitu seterusnya seperti diperlihatkan Gambar 2.4 [8].

Gambar 2.4. Teknik frequency hopping [8].

12

Anak panah pada Gambar 2.4 menunjukkan urutan lompatan (hop) frekuensi

f1f4f2f1, demikian secara berulang-ulang. Perpindahan frekuensi terjadi

beberapa ratus sampai beberapa ribu kali dalam satu detik. Stasiun penerima juga

harus melakukan perpindahan frekuensi dengan lompatan yang sama supaya

informasi yang dikirimkan dapat diperoleh kembali.

FH merupakan salah satu dari teknik spread spectrum. Bandwidth yang

digunakan jauh lebih lebar dari bandwidth minimum yang diperlukan untuk

mengirimkan informasi yang sama jika menggunakan frekuensi carrier tunggal. Pada

FH, proses spektral spread dilakukan dengan mengubah-ubah frekuensi gelombang

carrier secara periodik [1].

Pemancar FH hanya dapat mengirimkan data pada setiap frekuensi dalam jumlah

yang sangat terbatas, karena perioda antar lompatan frekuensi sangat singkat (400µs –

577 µs) [8]. Sehingga jika terjadi penyadapan komunikasi yang dilakukan oleh pihak

lain, maka hanya terdengar bunyi tone yang tidak jelas dan tidak beraturan. Lompatan

dari satu frekuensi ke frekuensi yang lain diatur secara berurutan atau secara acak

dengan menggunakan kode PN (pseudonoise). Sandi pseudonoise merupakan sandi

acak yang mempunyai deretan sandi yang akan terulang secara periodis dalam

perioda yang cukup lama [9].

Gambar 2.5 memperlihatkan sinyal informasi yang telah dimodulasi disebar

pada daerah spektral antara f1 s/d fN. Sinyal informasi yang belum disebar

menggunakan modulasi FSK (frequency shift keying) dengan laju bit informasi

sebesar R bps dan disebar dengan spasi fR Hz [9].

13

Gambar 2.5. Penebaran sinyal pada frequency hopping [9].

Gambar 2.6. Diagram blok dasar pemancar frequency hopping [9].

Gambar 2.6 merupakan diagram blok dasar pengirim FH yang terdiri dari

modulator FSK, generator kode PN (pseudo noise), pensintesis frekuensi, dan mixer

(multiplier). Rangkaian pembagi frekuensi pada pensintesis frekuensi dikendalikan

oleh kode penebar keluaran generator kode PN k-bit, sehingga dihasilkan sinyal

keluaran (sinyal spread). Sinyal keluaran pensintesis frekuensi yang akan digunakan

sebagai sinyal carrier tersebut selanjutnya dicampur (ditingkatkan) pada rangkaian

mixer dengan sinyal FSK, hasil modulasi sinyal carrier dengan sinyal informasi.

14

Dengan pencampuran tersebut terjadi proses pemodulasian sinyal FSK pada sinyal

keluaran pensintesis frekuensi, sehingga sinyal yang termodulasi FSK tersebut dapat

disebarkan ke bidang frekuensi f1 s/d f N .

Dengan mengacak pola lompatan, sinyal pengganggu (interfering signal)

diharapkan dapat dihindari. Jika interferensi muncul dan mengganggu salah satu

kanal berfrekuensi, misal f2, maka sinyal pembawa akan selalu mengalami gangguan

tetapi hanya saat berada pada frekuensi f2. Hal ini diperlihatkan pada Gambar 2.7 [8].

Gambar 2.7. Interferensi pada transmisi frequency hopping [8].

Sinkronisasi merupakan hal yang sangat penting dalam FH karena waktu dan

frekuensi harus terdeteksi secara benar pada penerima. Pemancar harus selalu

melakukan sinkronisasi dengan penerima. Untuk sinkronisasi awal, pemancar akan

berada pada frekuensi tertentu (parking frequency) sebelum komunikasi dimulai. Jika

interferensi muncul pada frekuensi ini, maka pemancar akan kesulitan dalam

melakukan FH dan melakukan sinkronisasi dengan penerima [8].

15

II.5. Sinkronisasi

Setiap proses telekomunikasi memerlukan sinkronisasi antara pengirim dan

penerima, sehingga penerima dapat mengetahui kapan mulai dan kapan berakhirnya

sebuah komunikasi [10]. Sinkronisasi dilakukan untuk membuat transmisi data atau

informasi dapat dilakukan dalam waktu bersama-sama. Sinkronisasi merupakan

kebutuhan yang paling penting dalam konteks sistem komunikasi digital. Ada dua

macam sinkronisasi, yaitu sinkronisasi carrier dan sinkronisasi waktu. Sedangkan

sinkronisasi carrier ada dua jenis, yaitu sinkronisasi frekuensi dan sinkronisasi fasa.

1. Sinkronisasi frekuensi

Sistem kerja sinkronisasi frekuensi secara umum adalah mendeteksi perbedaan

frekuensi masukan dan frekuensi keluaran dari controlled oscillator (CO) seperti

ditunjukkan pada Gambar 2.8 [10]. Sinyal keluaran dari CO kemudian diumpan balik

untuk mengurangi atau menghilangkan perbedaan frekuensi yang terjadi. Mekanisme

ini ekuivalen dengan sebuah PLL (Phase Locked Loop), namun dalam sinkronisasi

frekuensi, hanya frekuensi saja yang diatur. Selain itu, saat sinkronisasi berada pada

keadaan seimbang frekuensi keluaran yang dihasilkan dari CO sama dengan sinyal

referensi pada masukan. Kontrol yang sempurna akan menghasilkan frekuensi yang

tepat. Jika keluaran CO terjadi error, maka keluaran akan diumpan balikkan menuju

frekuensi comparator sampai keluaran CO tidak terdapat error frekuensi.

16

Gambar 2.8. Contoh sistem sinkronisasi frekuensi [10].

2. Sinkronisasi fasa

Rangkaian sinkronisasi fasa atau sering disebut PLL mempunyai cara kerja

yang sama dengan proses tala pada radio kristal, tetapi pengaturan frekuensi

dilakukan secara tidak langsung [10]. Sistem kerja dari sinkronisasi fasa sama

dengan sistem kerja pada sinkronisasi frekuensi. CO pada PLL seperti yang

ditunjukkan pada Gambar 2.9, mendapat masukan berupa perbedaan fasa. Perbedaan

fasa yang terjadi dapat berupa error pada salah satu fasanya. Error fasa yang terjadi

dapat ditahan secara konstan dengan gelombang keluaran yang telah disinkroniasi

secara akurat. Frekuensi referensi yang menjadi masukan tidak tergantung pada

ukuran dari error fasa.

Gambar 2.9. Contoh sistem sinkronisasi fasa [10].

17

II.5.1. DTMF (Dual Tone Multi Frequency)

Setelah beralih ke teknologi digital, cara meminta nomor sambungan telepon

tidak lagi dengan cara memutar piringan angka tapi dengan cara menekan tombol-

tombol angka [11]. Cara ini dikenal sebagai Touch Tone Dialing, sering juga disebut

sebagai DTMF (Dual Tone Multiple Frequency).

DTMF (Dual Tone Multi Frequency) adalah teknik penyandian angka-angka

yang disandikan dengan 2 (dua) buah frekuensi sinusoidal yang berbeda dari delapan

frekuensi yang tersedia. Dua buah frekuensi yang berbeda tersebut dijumlahkan

magnitudenya dan ditentukan dalam 2 kelompok, yaitu kelompok frekuensi tinggi

yang tergabung dalam 4 kolom vertikal dan kelompok frekuensi rendah yang

tergabung dalam 4 baris horizontal. Sedangkan delapan frekuensi yang tersedia

adalah 697 Hz, 770 Hz, 852 Hz, 941 Hz, 1209 Hz, 1336 Hz, 1477 Hz dan 1633 Hz.

Tabel 2.1 menunjukkan kelompok-kelompok frekuensi dari DTMF.

Tabel 2.1. Frekuensi DTMF [11].

18

Kombinasi tiap angka ditunjukkan dalam Tabel 2.1. Dari tabel dapat dilihat

bahwa untuk angka 1 disandikan dengan frekuensi 697 Hz pada baris pertama dan

1209 Hz pada kolom pertama. Sedangkan angka 9 disandikan dengan frekuensi 852

Hz pada baris ketiga dan 1477 Hz pada kolom ketiga. Kombinasi dari delapan

frekuensi tersebut dapat menyandikan 16 tanda. Selain sandi angka nol (0) sampai 9,

DTMF juga mempunyai sandi ‘*’ ‘#’ ‘A’ ‘B’ ‘C’ ‘D’, tetapi sandi ‘*’ ‘#’ ‘A’ ‘B’ ‘C’

‘D’ tidak dipakai pada pesawat telpon. Komponen DTMF dibedakan menjadi dua

macam yaitu tone generator dan tone decoder.

II.5.2. Mikrokontroler AVR ATTiny2313

Bagian ini akan mendeskripsikan tentang Mikrokontroler AVR ATTINY2313

yang merupakan pembangkit IC generator tone untuk dapat menghasilkan deretan

tone [12]. Beberapa bagian yang akan dibahas diantaranya yaitu arsitektur

mikrokontroler, gambaran mengenai instruksi, mode pengalamatan memori dan

program, serta periperal-periperal pendukung yang terdapat dalam Mikrokontroler

ATTINY2313.

Mikrokontroler AVR ATTINY2313 merupakan mikrokontroler 8 bit dengan

teknologi CMOS (Complementary Metal Oxide Semiconductor) yang dibangun

menggunakan arsitektur RISC (Reduce Intruction Set Computer) mampu melakukan

sebuah intruksi dalam satu siklus clock. Teknologi arsitektur RISC (Reduce Intruction

Set Computer) tersebut yang menyebabkan mikrokontroler ATTINY2313 dapat

19

mencapai 1MIPS (Millions of Intruction Per Second) per MHz yang memungkinkan

perancangan dapat dioptimalkan dalam konsumsi daya dan kecepatan proses. Gambar

2.10 menunjukkan diagram blok mikrokontroler ATTINY2313.

AVR menggabungkan teknologi RISC (Reduce Intruction Set Computer)

dengan 32 register multifunsi (general Purpose Register) yang terhubung langsung

dengan ALU (Arithmetic Logic Unit), sehingga memungkinkan dalam satu putaran

clock 2 buah register yang terpisah diakses. Arsitektur ini menghasilkan

mikrokontroler yang mempunyai kode yang efisien sampai sepuluh kali lebih cepat

dibandingkan dengan mikrokontroler berarsitektur CISC (Complex Intruction Set

Computer).

Gambar 2.10. Diagram blok fungsional ATTINY2313 [12].

20

AVR ATTINY2313 mempunyai bagian-bagian antara lain: 2 kilo bytes in-

system programmable flash, 128 bytes EEPROM (Electrical Erasable Programmable

Random Access Memory), 128 bytes SRAM (Static Random Access Memory), 15 line

input/output, 32 buah register multifungsi (General Purpose Register), Full Duplex

UART (Universal Asyncronous Receiver Transmitter), Timer/Counter, Interupsi

internal dan eksternal, osilator internal, Watchdog timer, dan SPI (Serial Port

Interface) untuk in-system programming.

Mikrokontroler ATTINY2313 dirancang menggunakan teknologi ATMEL

non-valatile memory yaitu memori yang tidak hilang walaupun tidak ada catu daya.

On-chip In-System Programmable Flash membuat memori program dapat diprogram

kembali melalui SPI serial tanpa menggunakan downloader board.

II.5.2.1. Arsitektur Mikrokontroler AVR ATTINY2313

Konsep pengaksesan register file yang cepat terdiri dari 32x8 bit register

fungsi umum dengan waktu akses dalam satu siklus clock. Dalam satu siklus clock

mempunyai arti yaitu satu operasi ALU (Arithmetic Logic Unit) dikerjakan dan dua

buah register diakses, kemudian hasil dari operasi ini disimpan kembali ke dalam

register file. Gambar 2.11 menunjukan arsitektur dari AVR ATTINY2313 [12].

Enam dari 32 register multi fungsi dapat digunakan sebagai 3 (tiga) buah

pasangan register untuk pengalamatan data tak langsung (Indirect Data Addressing).

Ketiga register tambahan ini yaitu16 bit register X, register Y, dan register Z. ALU

21

digunakan untuk operasi aritmatika dan logika antara register dengan register, atau

antara register dengan suatu nilai konstanta tertentu. Memori I/O terdiri dari 64

alamat untuk fungsi-fungsi dari peripheral seperti Control register, timer/counter,

A/D Converters, dan fungsi-fungsi I/O lainnya.

Gambar 2.11. Arsitektur dari AVR ATTINY2313 [12].

II.5.2.2. Peripheral mikrokontroler AVR ATTINY2313

Mikrokontroler AVR dilengkapi dengan peripheral pendukung yang built in dalam

satu chip. Peripheral dalam AVR ATTINY2313 secara umum akan dijelaskan

sebagai berikut.

1. two kilo byte in-system programable flash memory

ATTINY2313 dilengkapi two kilo byte in-system programable flash untuk

menyimpan program. Memori ini mampu dihapus atau ditulis sampai 1000

kali.

22

2. EEPROM (Electrically Erasable Programmable Read Only Memory)

ATTINY2313 mempunyai 128 bytes EEPROM yang diatur terpisah dengan

data space, dengan tiap byte dapat dibaca atau ditulis sendiri. EEPROM dapat

menyimpan data ketika program sedang bekerja dan data tidak akan hilang

saat catu daya dimatikan. EEPROM dapat dihapus dan ditulis sebanyak

100.000 kali.

3. Fiveteen General Purpose Input/Output Lines

ATTINY2313 mempunyai dua port multi fungsi yang terdiri dari delapan

buah kaki pada PORTB dan tujuh kaki pada PORTD. Kedelapan kaki dari

PORTB yaitu PB0, PB1, PB2, PB3, PB4, PB5, PB6, dan PB7. Ketujuh kaki

dari PORTD yaitu PD0, PD1, PD2, PD3, PD4, PD5, dan PD6. Kedua port

tersebut dapat diprogram sebagai port input dan port output secara terpisah

pada tiap-tiap bit. Selaian itu, dapat juga digunakan untuk fungsi alternatif lain

seperti terlihat dalam tabel 2.2dan tabel 2.3.

Tabel 2.2. Fungsi Alternatif dari Port B [12].

Port Pin Fungsi Alternatif

PB0 AINO (Analog comparator positive input)

PB1 AIN1 (Analog comparator negative input)

PB2 OC0A (Timer/Counter0 output comper A match output)

PB3 OC1A (Timer/Counter1 output comper A match output)

PB4 OC1B (Timer/Counter1 output comper B match output)

23

PB5 MOSI (Data input line for memory uploading)

PB6 MOSO (Data output line for memory uploading)

PB7 SCK (Serial clock input for memory programming)

Tabel 2.3. Fungsi Alternatif dari Port D [12].

Port Pin Fungsi Alternatif

PD0 RXD (Receive data input for the UART)

PD1 TXD (Transmit data output for the UART)

PD2 INT0 (External interrupt 0 input)

PD3 INT1 (External interrupt 1 input)

PD4 T0 (Timer/Counter 0 external input)

PD5 T1 (Timer/Counter 1 external input)

PD6 ICP (Timer/Counter 1 input capture pin)

II.5.2.3. Struktur AVR ATTINY2313

Mikrokontroler ATTINY2313 mempunyai 20 kaki, 15 kaki diantaranya

digunakan sebagai port paralel [12]. Satu port paralel terdiri dari 7 kaki dan 8 kaki,

dengan demikian 15 kaki tersebut membentuk 2 buah port paralel. Kedua port

tersebut adalah port B dan port D. Konfigurasi kaki AVR ATTINY2313 bisa dilihat

pada Gambar 2.12.

24

Gambar 2.12 Kaki AVR ATTINY2313 [12].

Fungsi dari masing-masing kaki dari ATTINY2313 adalah sebagai berikut:

1. Kaki 1, RST

merupakan masukan reset. Berfungsi untuk mereset mikrokontroler dengan

memberikan logika ”1” selama 2 mc (machine cycle).

2. Kaki 2, 3, 6, 7, 8, 9, dan 11 (PD0- PD6)

Port D mempunyai 7 bit I/O data yaitu PD0, PD1, PD2, PD3, PD4, PD5, dan

PD6. Port D ini dapat berfungsi sebagai I/O biasa. Port ini mempunyai internal

pull up dan berfungsi sebagai input dengan memberikan logika ”1”. Sebagai

output, port ini dapat memberikan sink output keempat buah masukan TTL.

Sedangkan sebagai fungsi khusus dalam hal ini untuk In-System Programming

(ISP), port D mempunyai keterangan sebagai berikut:

a. Kaki 2, PD.0 atau RXD sebagai serial input port.

b. Kaki 3, PD.1 atau TXD sebagai serial output port.

c. Kaki 6, PD.2 atau CKOUT/XCK/INTO sebagai external interrupt 0 port

atau USART external clock input/output.

25

d. Kaki 7, PD.3 atau INT1 sebagai external interrupt 1 port.

e. Kaki 8, PD.4 atau TO sebagai external timer 0 input port.

f. Kaki 9, PD.5 atau OcoB/T1 sebagai external timer 1 input port atau

timer/counter 0 output compare B match output.

g. Kaki 11, PD.6 atau ICP sebagai timer/counter 1 input capture pin.

3. Kaki 4, XTAL1 sebagai oscillator input

4. Kaki 5, XTAL2 sebagai oscillator output

5. Kaki 10, GND

merupakan kaki ground.

6. Kaki 12, 13, 14, 15, 16, 17, 18, dan 19 (PB.0- PB.7)

Port B mempunyai 8 bit I/O data yaitu PB0, PB1, PB2, PB3, PB4, PB5, PB6

dan PB7. Port B ini dapat berfungsi sebagai I/O biasa. Port ini mempunyai

internal pull up dan berfungsi sebagai input dengan memberikan logika ”1”.

Sebagai output, port ini dapat memberikan sink output keempat buah masukan

TTL. Sedangkan sebagai fungsi khusus dalam hal ini untuk In-System

Programming (ISP), dapat berperan sebagai:

a. Kaki 19, PB.5 atau D1/MOSI digunakan untuk serial data input.

b. Kaki 18, PB.6 atau D0/MOSO digunakan untuk serial data output.

c. Kaki 17, PB.7 atau SCK digunakan untuk serial clock input.

7. VCC pada kaki 20

merupakan kaki yang berfungsi sebagai masukan suplai tegangan.

26

II.5.2.4. On-Chip Oscillator

Mikrokontroler mempunyai osilator yang tersedia pada kemasan IC tersebut

sebagai sumber clock [12]. Untuk menggunakannya, kaki XTAL1 dan XTAL2 pada

mikrokontroler ATTINY2313 dihubungkan dengan sebuah kristal dan kapasitor yang

terhubung dengan ground. Gambar 2.13 menunjukkan cara menghubungkan kristal

yang digunakan sebagai sumber clock dengan mikrokontroler ATTINY2313. Besar

kapasitor yang terhubung dengan sumber clock tergantung pada jenis dari sumber

clock tersebut. Jika sumber clock berupa kristal, maka besar kapasitor yang terpasang

adalah kira-kira 10pF samapai 30pF. Jika jenis sumber clocknya berupa keramik,

maka besar kapasitor yang terpasang kira-kira 10pF sampai 40pF.

Gambar 2.13. Menghubungkan sumber clock [12].

II.5.2.5. Timer/counter

ATTINY2313 memiliki dua buah Timer/counter yang masing-masing

mempunyai sileksi prescale terpisah dari prescale yang sama [12]. Pertama adalah

27

timer/counter 8 bit yang dapat digunakan sebagai timer dengan sumber clock dari

prescale CK atau sumber clock yang diambil dari kaki To (fungsi lain dari PD.4).

Kedua timer/counter 1 merupakan timer/counter 16 bit yang digunakan sebagai

timer. Timer/counter 1 mendapat sumber clock dari prescale CK atau sumber clock

yang diambil dari kaki T1 (fungsi lain dari PD.5). Timer/counter 1 dapat juga

digunakan sebagai PWM (Pulse Width Modulator) yang dikeluarkan melalui kaki

OC1A (fungsi lain dari kaki PB.3).

II.5.3. Tone Generator

Bagian utama sistem tone generator tersusun oleh IC (integrated circuit)

MT8888C [13]. MT8888C merupakan sebuah DTMF generator yang didesain khusus

untuk membangkitkan tone seperti tone dialing pada telepon dengan 4-bit data biner

sebagai masukannya. Diagram blok pada gambar 2.14 menunjukkan sebuah

fungsional dari MT8888C. IC ini membutuhkan sebuah sinyal masukan gelombang

sinus yang dihasilkan dari kristal 3.579545 MHz untuk membangkitkan delapan

frekuensi sinyal sinusoidal yang berbeda.

Gambar 2.14 menunjukkan bahwa MT8888C mempunyai 2 register dengan 4

fungsi. Kedua register tersebut antara lain register kontrol dan register status.

MT8888 dilengkapi dengan jalur alamat RS0 untuk membedakan kedua register ini.

Register pertama (RS0=’0’) dinamakan sebagai register data. Sinyal DTMF yang

dibangkitkan MT8888 didapat dengan cara membaca isi register ini (Receive Data

28

Register), sedangkan sinyal DTMF yang ingin dikirim disimpan di register ini

(Transmit Data Register). Register kedua (RS0=’1’) dinamakan sebagai Register

Kontrol/Status. Cara kerja MT8888 diatur dengan cara mengirim data ke register ini,

dan keadaan MT8888 dapat dipantau dengan cara membaca isi register ini. Tabel 2.4

menunjukkan pengaturan dari register-register MT8888.

Gambar 2.14. Diagram blok dari IC MT8888C [13].

Table 2.4. Register-register MT8888C [13].

Kapasitas register MT8888 hanya 4 bit, tetapi ada 7 hal yang diatur melalui

register kontrol. Register kontrol dibagi menjadi dua bagian yaitu register kontrol A

dan register kontrol B. Pertama kali menyimpan data ke register kontrol selalu

29

diterima oleh Bagian A register kontrol, jika RSEL atau bit 3 bernilai tinggi, maka

pengiriman data berikutnya akan diterima oleh Bagian B register kontrol. Tabel 2.5.

(a) dan (b) menunjukkan susunan bit dalam register kontrol A dan register kontrol B.

Table 2.5.. Susunan bit dalam register kontrol [13]: (a) Posisi bit register kontrol A

(b) Posisi bit register kontrol B.

(a)

(b)

Keterangan Tabel 2.5 adalah sebagai berikut:

1. TOUT

Tout adalah kontrol output tone. Logika tinggi mengaktifkan output tone,

sedangkan logika rendah menonaktifkan output tone. Bit ini mengontrol semua

pengirman fungsi tone.

2. CP/DTMF

Call progress (proses panggil) atau pilihan mode DTMF. Logika tinggi

mengaktifkan mode proses penerimaan panggilan, sedangkan logika rendah

mengaktifkan mode DTMF. Mode DTMF pada MT8888C mampu menerima

dan mengirimkan sinyal DTMF.

30

3. IRQ

Logika tinggi mengaktifkan fungsi interupsi, sedangkan logika rendah

menonaktifkan fungsi interupsi. Saat IRQ aktif dan mode DTMF dipilih

keluaran pin IRQ akan menjadi rendah saat sinyal DTMF diterima untuk durasi

guard time (GT), atau pemancar siap untuk mengirimkan beberapa data (burst

mode)

4. RSEL (register select)

Logika tinggi mengendalikan register B untuk proses penulisaan selanjutnya

pada kendali alamat register. Setelah penulisan ke register B kontrol akan

mengikuti proses penulisan selanjutnya yang akan dilanjutkan ke register A.

5. BURST ENABLE

Logika tinggi menonaktifkan burst mode, sedangkan logika rendah

mengaktifkan burst mode. Pada saat aktif kode-kode digital mewakili sinyal

DTMF yang akan ditulis ke register pengirim. Hasil dari pengiriman sinyal

DTMF secara burst dan berhenti yaitu selama 50 ms.

6. TEST

Logika tinggi mengaktifkan mode test, sedangkan logika rendah menonaktifkan

mode test. Saat mode test aktif dan mode DTMF dipilih, sinyal yang dihasilkan

IRQ berupa sinyal analog yang digunakan untuk mengontrol tunda waktu bit

dari status register.

7. S/D (single or dual tone)

31

logika tinggi menghasilkan keluaran berupa single tone, sedangkan logika

rendah menghasilkan dual tone (DTMF).

8. C/R (column or row tone select)

Logika tinggi menghasilkan keluaran pada kolom tone, sedangkan logika

rendah menghasilkan keluaran pada baris tone. Fungsi dari C/R terhubung

dengan S/D bit.

Ketika membangkitkan sinyal dual tone, tone generator membangkitkan satu

frekuensi kolom dan satu frekuensi baris kemudian menjumlahkan sebagai keluaran.

Table 2.6 menunjukan frekuensi yang dihasilkan oleh tone generator. Gambar 2.15

menunjukkan bentuk fisik IC MT8888C. Gambar 2.15 huruf pada setiap baris dan

kolom diberi garis di atasnya yang menandakan bahwa semua pin aktif rendah (low).

Table 2.6. Output IC MT8888C [13].

32

Gambar 2.15. Kaki IC MT8888C [13].

Fungsi dari masing-masing kaki dari IC MT8870D adalah sebagai berikut:

1. Kaki 1, IN+

Merupakan kaki input non-inverting bagi penguat operasional internal.

2. Kaki 2, IN-

Merupakan kaki input inverting bagi penguat operasional internal.

3. Kaki 3, GS ( gain select)

Merupakan kaki output penguat operasional internal.

4. Kaki 4, Vref (reference voltage)

Merupakan tegangan referensi, nilainya sebesar ½ VDD.

5. Kaki 5, VSS

Kaki ini dihubungkan ke ground (0 V)

6. Kaki 6 dan kaki 7, OSC1 dan OSC2

Merupakan kaki masukan dan keluaran dari osilator yang terhubung dengan

sebuah kristal sebesar 3,579545 Mhz.

7. Kaki 8, output tone

33

Merupakan tone output dari MT8888C

8. Kaki 9, R/W ( Write)

Merupakan kaki input atau output untuk mengatur register-register. Kaki R/W

dipakai untuk menentukan arah data. Jika R/W=’1’ menandakan proses

pengambilan data dari MT8888C, sedangkan R/W=’0’ berarti pengiriman data

ke MT8880.

9. Kaki 10, CS (select chip)

Merupakan kaki input yang aktif jika diperi logika rendah.

10. Kaki 11, RSO (Register Select)

Merupakan kaki input untuk mengatur register pada MT8888C. Kaki ini akan

aktif jika diberi logika tinggi.

11. Kaki 12, RD (Read)

Kaki RD (kaki 12) dipakai untuk mengambil data dari MT8888, dalam keadaan

normal RD=’1’, selama proses pengambilan data RD menjadi ‘0’ dan data

diambil dari MT8888 setelah RD berubah dari ‘0’ menjadi ‘1’

12. Kaki 13, IRQ/CP (Interrupt Request/Call Progress)

13. Kaki 14, 15, 16, dan 17 (Q1-Q4)

Merupakan kaki output atau input biner 4-bit untuk menghasilkan atau

mendeteksi sinyal DTMF.

14. Kaki 18, Est (Early Steering)

Kaki ini akan menampilkan logika tinggi ketika digital algoritma telah

mendeteksi pasangan ton yang valid.

34

15. Kaki 19, St/GT (Steering Input / Guard time)

Jika tegangan lebih besar dari VTSt ( steering threshold voltage), maka kaki ini

akan menyebabkan IC menyimpan pasangan tone yang terdeteksi. Selaian itu,

tegangan yang kurang dari VTSt akan menyebabkan IC dapat menerima pasangan

tone yang baru.

16. Kaki 20, VDD

Merupakan input sumber tegangan positif yang biasanya sebesar 5V.

IC DTMF terdiri dari filter pembagi band dan fungsi encoder digital. Bagian

filter digunakan untuk mensaklarkan kapasitor dari kelompok filter frekuensi rendah

dan kelompok filter frekuensi tinggi. Sedangkan encoder digital digunakan untuk

membaca konfigurasi input IC DTMF.

II.5.4. Mixer Audio

Mixer audio adalah suatu perangkat yang digunakan untuk mencampurkan dua

sinyal menjadi satu sinyal [14]. Mixer juga digunakan untuk menghasilkan frekuensi

yang lain dengan penggabungan frekuensi dari masing-masing sinyal. Rangkaian

mixer audio dengan dua input dibangun dengan tiga resistor, yaitu R1, R2 dan R3

yang dirangkai paralel dan dua kapasitor. kapasitor yang terdapat di rangkaian

berfungsi untuk menghalangi sinyal DC dan hanya melewatkan sinyal sinus. Gambar

2.16 menunjukkan rangkaian mixer audio dengan dua input.

Gambar 2.16

II.5.5. IC ( Integrated circuits

Pada penelitian ini,

diperlukan disemua sistem yang menggunakan sinyal DTMF. Diagram blok pada

Gambar 2.17 menunjukkan sebuah fungsional dari

merupakan sebuah tone

nada pensinyalan dan memberikan data keluaran yang sesuai dengan sinyal DTMF

yang diterima.[17].

Gambar 2.

16. Rangkaian mixer audio dengan dua input [16].

Integrated circuits) Tone Decoder

Pada penelitian ini, tone decoder menggunakan IC MT 8870D.


Gambar 2.17 menunjukkan sebuah fungsional dari tone decoder. IC MT 8870D

decoder lengkap yang berfungsi untuk mengartikan sepasang

memberikan data keluaran yang sesuai dengan sinyal DTMF

Gambar 2.17. Diagram blok dari IC MT8870D.

35

[16].

menggunakan IC MT 8870D. tone decoder


. IC MT 8870D

lengkap yang berfungsi untuk mengartikan sepasang

memberikan data keluaran yang sesuai dengan sinyal DTMF

36

Komponen utama penyusun tone decoder adalah sebuah bandsplit filter dan

digital counting. Bagian bandslit filter berfungsi untuk memisahkan tone dari

kelompok frekuensi tinggi dan frekuensi rendah, sedangkan bagian digital counting

berfungsi untuk mendeteksi dan menerjemahkan ke-16 pasang sinyal DTMF kedalam

bentuk sandi biner 4 bit. Table 2.7 menunjukkan kombinasi data output tone decoder

dari 16 pasang sinyal DTMF.

Tabel 2.7. Kombinasi data output tone decoder [14].

Dari Tabel 2.7 dapat dilihat bahwa kombinasi frekuensi rendah atau baris 697

Hz dengan frekuensi tinggi atau kolom 1209 Hz menghasilkan output biner 4 bit 0 0

0 1. output biner yang dihasilkan pada tone decoder sebanyak 16 data, sesuai dengan

kombinasi 8 buah frekuensi DTMF yang dapat menyandikan 16 data.

37

Proses pemisahan nada-nada kelompok frekuensi rendah dan kelompok

frekuensi tinggi dapat dicapai dengan memberikan sinyal DTMF ke masukan

bandpass filter. Bandpass filter adalah bandwidth yang terhubung dengan kelompok

frekuensi rendah dan kelompok frekuensi tinggi. Bagian filter juga menggabungkan

potongan frekuensi pada 350 Hz dan 400 Hz, tetapi penolakan terjadi untuk tone dial

tertentu.seperti yang ditunjukkan pada Gambar 2.18. Bagian filter dibagi menjadi dua

yang digunakan untuk memperhalus sinyal. Kedua bagian filter terdiri dari filter

untuk kelompok frekuensi rendah dan filter untuk kelompok frekuensi tinggi.

Gambar 2.18. Tanggapan filter [14].

Konfigursi untuk kaki IC MT8870D pada rangkaian tone decoder dapat dilihat

pada Gambar 2.19. Faktor penguatan pada rangkaian konfigurasi IC MT8870D

digunakan untuk menguatkan sinyal DTMF yang akan diterima oleh tone decoder.

Penguatan pada rangkaian tone decoder dapat diperoleh dengan membandingkan nilai

dari R2 dan R1 seperti pada persamaan (2.8).

38

Gambar 2.19. Konfigurasi kaki IC MT8870D [15].

Fungsi Est (Early Steering) pada tone decoder adalah untuk mendeteksi ada

atau tidak sinyal DTMF. Keluaran Est (Early Steering) akan aktif, jika tone decoder

mendeteksi adanya sinyal DTMF. Setelah keluaran Est (Early Steering) aktif sinyal

DTMF yang dideteksi akan dikonversi kedalam kode biner 4-bit dan dimasukkan ke

latch keluaran. Pada keadaan ini keluaran Guard time (GT) akan diaktifkan mengikuti

perubahan keluaran dari keluaran Est (Early Steering). Waktu yang diperlukan guard

time (GT) bagi waktu kehadiran tone dapat dicari dengan menggunakan persamaan

2.9. Jika sinyal DTMF yang dikonversikan dalam bentuk biner telah dikeluarkan,

maka output dari StD akan berlogika tinggi. Gambar 2.20 menunjukkan bentuk fisik

MT8870D dan kegunaan dari masing-masing kaki.

(2.8)

(2.9)

39

ln

Gambar 2.20. Kaki IC MT8870D [14].

Fungsi dari masing-masing kaki dari IC MT8870D adalah sebagai berikut:

1. Kaki 1 dan 2, IN+ dan IN-

Merupakan kaki input non-inverting dan input inverting bagi penguat operasional

internal.

2. Kaki 3, GS ( gain select)

Merupakan kaki output penguat operasional internal.

3. Kaki 4, Vref (reference voltage)

Merupakan tegangan referensi, nilainya sebesar ½ VDD.

4. Kaki 5, INH ( Inhibit )

Bila kaki input ini berlogika tinggi maka akan menonaktifkan tone yang

merepresentasikan karakter-karakter A, B, C, dan D.

5. Kaki 6, PWDM ( power down)

Kaki ini merupakan aktif tinggi. Tegangan yang diberikan pada kaki ini akan

menonaktifkan IC dan menghambat proses osilasi.

(2.10)

40

6. Kaki 7 dan kaki 8, OSC1 dan OSC2

Merupakan kaki input dan output dari osilator yang terhubung dengan sebuah

kristal sebesar 3,579545 Mhz.

7. Kaki 9, VSS

Kaki ini dihubungkan ke ground (0 V)

8. Kaki 10, TOE (Three State Output Enable)

Jika kaki ini diberikan input logika tinggi, maka output- output Q1-Q4 akan aktif.

9. Kaki 11, 12, 13, dan 14 (Q1-Q4)

Merupakan kaki output biner 4-bit hasil dari decoder sinyal DTMF.

10. Kaki 15, StD (Delayed Steering)

Kaki ini akan menampilkan logika tinggi ketika pasangan tone yang diterima

telah dikeluarkan.

11. Kaki 16, Est (Early Steering)

Kaki ini akan menampilkan logika tinggi ketika digital algorithm telah

mendeteksi pasangan ton yang valid.

12. Kaki 17, St/GT (Steering Input / Guard time)

Jika tegangan lebih besar dari VTSt ( steering threshold voltage), maka kaki ini

akan menyebabkan IC menyimpan pasangan tone yang terdeteksi. Selain itu,

tegangan yang kurang dari VTSt akan menyebabkan IC dapat menerima pasangan

tone yang baru.

13. Kaki 18, VDD

Merupakan input sumber tegangan positif yang biasanya sebesar 5V.

II.5.7. Transistor sebagai saklar

Komponen transistor dapat digunakan sebagai saklar, walaupun bukan sebagai

saklar yang ideal [15]. Saklar adalah suatu alat yang mempunyai dua keadaan yaitu

keadaan on dan keadaan

bisa mengalir dengan bebas, atau dengan kata lain tidak ada resistivitas dan besar

tegangan sama dengan nol. Keadaan

arus yang mengalir. Agar

harus dapat berpindah –

daerah cut-off (saklar dalam

(a)

Gambar 2.

(b) Grafik output

Titik cut-off adalah titik dimana garis beban memotong kurva I

off mempunyai arus basis sama dengan nol dan tidak ada arus kolektor. Hal ini berarti

II.5.7. Transistor sebagai saklar


yang ideal [15]. Saklar adalah suatu alat yang mempunyai dua keadaan yaitu

dan keadaan off. Keadaan on / buka merupakan suatu keadaan saat arus


gan nol. Keadaan off / tertutup merupakan suatu keadaan tidak ada

Agar dapat berfungsi sebagai saklar, maka titik kerja transistor

– pindah dari daerah saturasi (saklar dalam keadaan “

dalam keadaan “off”) seperti terlihat pada Gambar 2.21. (b).

(b)

Gambar 2.21. (a) Rangkaian transistor sebagai saklar.

output dari transistor, keadaan cut-off dan saturasi [15].

adalah titik dimana garis beban memotong kurva IB

mempunyai arus basis sama dengan nol dan tidak ada arus kolektor. Hal ini berarti

41


yang ideal [15]. Saklar adalah suatu alat yang mempunyai dua keadaan yaitu

/ buka merupakan suatu keadaan saat arus


/ tertutup merupakan suatu keadaan tidak ada

, maka titik kerja transistor

dalam keadaan “on”) ke

seperti terlihat pada Gambar 2.21. (b).

dan saturasi [15].

B = 0. Titik cut-

mempunyai arus basis sama dengan nol dan tidak ada arus kolektor. Hal ini berarti

42

transistor tutup. Perpotongan dari garis beban dan kurva IB = IB(sat) disebut saturasi.

Arus basis pada titik perpotongan sama dengan IB(sat) dan arus kolektor maksimum.

Agar transistor dalam keadaan saturasi, arus basis harus minimal sebesar arus

kolektor maksimal dibagi dengan penguatan arus (hFE) dari transistor seperti

dinyatakan dalam persamaan berikut:

I " #$%&'(

Arus kolektor saat saturasi adalah:

#$%& )

Jika arus basis lebih kecil dari pada IB(sat), maka transistor beroperasi pada

daerah aktif. Daerah aktif transistor terletak di suatu tempat di antara titik saturasi dan

titik cut-off. Selain itu, saat arus basis lebih besar dari pada IB(sat), arus klektor sama

dengan Vcc / RC. Titik saturasi dihasilkan oleh perpotongan garis beban dengan

setiap arus basis yang bertambah besar.

Penjumlahan tegangan disekitar loop masukan memberikan:

IBRB+VBE-VBB = 0

dengan IB diperoleh dari:

#* )** )**

Transistor menjadi saklar yang tertutup (off), jika arus basis lebih besar atau

sama dengan IB(sat) dan titik kerja Q berada pada ujung atas dari garis beban seperti

(2.14)

(2.13)

(2.15)

43

ditunjukkan pada Gambar 2.21.(b). Transistor menjadi saklar yang terbuka (on), jika

arus basis sama dengan nol dan transistor bekerja pada ujung bawah dari garis beban.

II.5.8. Demultiplekser 4 ke 16 CD4514

Demultiplekser terdiri dari rangkain TTL yang mendekodekan empat buah kode

biner ke salah satu dari 16 keluaran [16]. Jika kaki inhibit diberi logika rendah maka

salah satu dari 16 keluaran akan mempunyai logika tinggi sesuai dengan alamat yang

ditunjuk 4 buah kode biner sebagai input dan keluaran yang lain mempunyai nilai

logika rendah. Daftar dari 16 sandi dan fungsi decoding dapat dilihat pada Tabel 2.8.

Gambar 2.22 menunjukkan diagram koneksi dari IC CD4514.

Gambar 2.22 Diagram koneksi IC CD4514 [16].

44

Tabel 2.8. Daftar dari 16 sandi dan fungsi decoding [16].

desimal Input biner

D3D2D1D0

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

1 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0

2 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0

3 0 0 1 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0

4 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0

5 0 1 0 1 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0

6 0 1 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0

7 0 1 1 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0

8 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0

9 1 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0

10 1 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0

11 1 0 1 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0

12 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0

13 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0

14 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0

15 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1

45

II.5.9. Rangkaian penampil

Rangkaian penampil ini berfungsi untuk mengubah data berupa tegangan digital

menjadi informasi yang dapat dilihat. Rangakain penampil terdiri dari rangkaian

decoder BCD ke seven segment dan seven segment.

II.5.9.1. Decoder BCD ke seven segment

Pada penelitian ini, decoder BCD ke seven segment menggunakan IC 74LS48.

Decoder seven segment adalah rangkaian untuk menterjemahkan bilangan biner agar

dapat ditampilkan pada display seven segment, misalkan 0 (nol) dalam biner adalah

0000 pada display seven segment [17]. Decoder ini sering disebut sebagai decoder 4

ke 10. Decoder akan memberikan logika tinggi pada semua kaki (a,b,c,d,e,f) kecuali

pin g dalam menampilkan angka 0 (nol) ke seven segment.

Input decoder BCD ke seven segment ada empat buah yaitu A, B, C, dan D.

output yang dihasilkan oleh decoder BCD ke seven segment ada tujuh output yang

terhubung ke seven segment sebagai input. Gambar 2.23 menunjukakan konfigurasi

masing–masing kaki dari IC 74LS48. Ketujuh output tersebut adalah a, b, c, d, e, f,

dan g. Tabel kebenaran dari decoder BCD ke seven segment dapat dilihat pada Tabel

2.9.

Gambar 2.23. Konfigurasi kaki IC 74LS48 [17].

46

Tabel 2.9. Tabel kebenaran 74LS48 [17].

II.5.9.2. Seven Segment

Seven segment merupakan komponen elektronika yang dapat digunakan untuk

menampilkan karakter angka [18]. Seven segment didesain dari tujuh led dan 1 dot

point dengan bermacam-macam. Gambar 2.24 merupakan konfigurasi dari kaki seven

segment.

Gambar 2.24. Konfigurasi seven segment [18]

Seven segment dapat dibedakan menjadi dua menurut cara penyambungannya

yaitu common anode dan

segment yang menggabungkan seluruh kaki

Common anode aktif dan dapat menampilkan, jika diberi logika rendah.

cathode adalah jenis seven segment

LED ke satu kaki yaitu

diberi logika tinggi. Gambar 2.25 menunjukkan jenis dari

(a)

Gambar 2.25. Jenis seven segmen

dapat dibedakan menjadi dua menurut cara penyambungannya

dan common cathode. Common anode adalah jenis

yang menggabungkan seluruh kaki anode dari LED ke satu kaki yaitu

aktif dan dapat menampilkan, jika diberi logika rendah.

seven segment yang menggabungkan seluruh kaki

kaki yaitu ground. Common cathode aktif dan dapat menampilkan, jika

diberi logika tinggi. Gambar 2.25 menunjukkan jenis dari seven segment

(a) (b)

seven segmen (a) Common anode. (b) Common cathode

47

dapat dibedakan menjadi dua menurut cara penyambungannya

adalah jenis seven

kaki yaitu Vcc.

aktif dan dapat menampilkan, jika diberi logika rendah. Common

yang menggabungkan seluruh kaki cathode dari

aktif dan dapat menampilkan, jika

seven segment.

Common cathode [18].

48

BAB III

PERANCANGAN ALAT

III.1. Diagram Blok Sistem Komunikasi Radio FM Frequency

Hopping

Sistem komunikasi radio FM frequency hopping (FH) mempunyai blok-blok

utama penyusun sistem. Gambar 3.1 menunjukkan blok diagram umum sistem

komunikasi radio FM FH. Pada bagian pemancar (Tx-Transmitter) terdapat blok tone

generator (TG) yang berfungsi untuk membangkitkan sinyal tersinkronisasi dari

empat frekuensi carrier. Keempat frekuensi carrier yang telah tersinkronisasi

tersebut kemudian diterima oleh penerima FM (Rx- Receiver) secara bergantian dan

berurutan sesuai waktu yang telah ditentukan. Rx terdapat blok tone detector untuk

menerima sinyal sinkronisasi yang berfungsi untuk mendeteksi sinyal yang diterima

sesuai dengan sinyal yang transmisikan dari tone generator.

Gambar 3.1. Blok diagram umum sistem komunikasi radio FM FH.

49

III.1.1. Diagram Blok dan Penjelasan Umum Subsistem Sinkronisasi

pada Pemancar dan Penerima FM FH

Pada perancangan ini, penulis hanya akan membahas tentang subsistem

sinkronisasi. Rancangan Subsistem sinkronisasi ini terdiri tiga bagian, yaitu bagian

pemancar, bagian penerima dan bagian penampil. Subsistem sinkronisasi bagian

pemancar FM dengan FH terdiri dari rangkaian keypad, mikrokontroler, generator

tone dan mixer audio. Diagram blok untuk rangkaian subsistem singkronisasi bagian

pemancar dapat dilihat pada Gambar 3.2.

Cara kerja dari diagram blok pada Gambar 3.2 adalah sebagai berikut rangkaian

generator tone akan menghasilkan sinyal DTMF yang diaktifkan oleh rangkaian

mikrokontroler. Sinyal DTMF yang dihasilkan berupa kombinasi dari kelompok

frekuensi rendah dan kelompok frekuensi tinggi yang kemudian digabungkan dengan

sinyal informasi dalam rangkaian mixer audio. Sinyal keluaran dari rangkaian mixer

audio akan memodulasi sinyal carrier dalam rangkaian VCO yang terdapat pada

subsistem pemancar FM FH. Sinyal hasil modulasi tersebut kemudian

ditransmisiskan ke bagian pemancar untuk dipancarkan dan diterima oleh TD pada

penerima FM.

Rangkaian mikrokontroler ATTINY2313 merupakan rangkaian pengendali

rangkaian generator tone. Rangkaian mikrokontroler mendapat masukan dari

rangkaian keypad. Rangkaian keypad berfungsi sebagai pengatur waktu tunda dan

untuk memilih mode manual atau otomatis dalam membangkitkan sinyal DTMF pada

50

rangkaian tone generator. Keluaran dari rangkaian mikrokontroler ATTINY2313

dihubungkan ketiga blok yaitu blok tone generator, blok penampil dan blok

pengontrol. Blok penampil terdiri dari dekoder BCD ke seven segment dan seven

segment. Blok penampil berfungsi untuk menampilkan bilangan biner yang

dihasilkan oleh rangkaian mikrokontroler sebagai pembangkit tiap tone yang ingin

dihasilkan.

Blok pengontrol terdiri dari dekoder 4-bit ke 16 line dan rangkaian transistor

sebagai saklar. Fungsi dari blok pengontrol adalah untuk mengontrol rangkaian

pembagi terprogram untuk menjalankan subsistem pemancar FM FH. Masukan blok

pengontrol adalah keluaran dari mikrokontroler yang mengaktifkan rangkaian tone

generator. Pengaturan rangkaian pembagi terprogram dilakukan dengan memberi

masukan berupa tegangan pada setiap masukannya.

a)

Gambar 3.2. Diagram blok subsistem sinkronisasi.

a) Diagram blok subsistem sinkronisasi pada pemancar FM FH.

TX

Programmable

counter

Subsistem

Sinkronisasi

Sinyal

informasi VCO

51

b)

Gambar 3.2. (lanjutan) Diagram blok subsistem sinkronisasi

b) Diagram blok lengkap subsistem sinkronisasi pada pemancar FM FH.

Perancangan subsistem sinkronisasi bagian penerima FM dengan FH terdiri dari

beberapa blok-blok. Blok-blok tersebut, yaitu detektor dan transistor sebagai saklar.

Sinyal yang diterima dari pemancar oleh penerima akan dikuatkan oleh penguat RF.

Rangkaian penguat RF menerima sinyal radio, tetapi keluaran penguat RF penerima

merupakan penguatan frekuensi yang diinginan saja. Keluaran dari penguat RF

penerima masuk ke mixer untuk mendapatkan sinyal IF. Setelah diperoleh sinyal IF,

maka sinyal IF tersebut dikuatkan oleh penguat IF penerima.

Keluaran dari penguat IF berupa sinyal audio. Sinyal audio tersebut berisi

gabungan sinyal DTMF dan sinyal informasi. Sinyal audio kemudian ditransmisikan

Sinyal

informasi

Mixer

Audio

Tone

generator

Switch

transistor

Demultiplekser

4-bit ke 16

Mikrokontroler

ATTINY2313

Pembangkit

frekuensi

Phase

Detector

Low Pass

Filter

Programmable

counter

Prescaler

VCO

Driver

Booster

52

ke tone detector untuk dideteksi sinyal DTMF yang ada dalam sinyal audio. Tone

detector berfungsi untuk mengartikan sinyal-sinyal DTMF yang dihasilkan oleh tone

generator dan memberikan data keluaran yang sesuai dengan sinyal DTMF yang

diterima.

Fungsi transistor sebagai saklar pada perancangan ini adalah untuk mengatur

rangkaian pembagi terprogram agar dapat aktif. Transistor sebagai saklar merupakan

sebuah transistor yang digunakan sebagai saklar elektrik dengan masukannya berupa

keluaran tegangan dari tone detector. Saklar elektrik dipengaruhi oleh perubahan

tegangan yang berasal dari rangkaian IC CD4514. Jika transistor sebagai saklar

mendapat input dari IC CD4514, maka transistor sebagai saklar akan berada dalam

saturasi. Gambar 3.3 a dan b merupakan diagram blok dari radio penerima FM

frequency hopping yang dapat melakukan sinkronisasi.

a)

Gambar 3.3 Diagram blok subsistem sinkronisasi.

a) Diagram blok subsistem sinkronisasi pada penerima FM FH.

RX Subsistem

Sinkronisasi

Penguat

audio

Programmable

counter

Speaker

53

b)

Gambar 3.3 (lanjutan) Diagram blok subsistem sinkronisasi.

b) Diagram blok lengkap subsistem sinkronisasi pada penerima FM FH.

III.2.Subsistem Sinkronisasi Bagian Pemancar Radio

III.2.1. Rangkaian keypad 1x4

Keypad merupakan rangkaian saklar yang mempentuk baris dan kolom.

Rangkaian keypad pada perancangan ini digunakan untuk mengatur waktu tunda dan

memilih mode manual atau otomatis. Pada perancangan ini digunakan keypad 1x4

yang terdiri dari 4 buah tombol membentuk matrik baris seperti yang ditunjukkan

Gambar 3.4.

Penguat

RF

Mixer Penguat

IF

Penguat

audio Speaker

Mikrokontroler

ATTINY2313 Tone

decoder

Demultiplekser

4-bit ke 16

Switch

transistor

Pembangkit

frekuensi VCO

Programmable

counter

PLL

Pada perancangan ini rangkaian

terhubung langung pada rangkaian mikrokontroler. Satu tombol berfungsi untuk

memilih mode manual atau otomatis dan satu tombol berfungsi untuk mereset. Dua

tombol berfungsi untuk menpercepat dan memperlambat waktu tunda atau

pengiriman sinyal DTMF.

III.2.3. Konfigurasi mikrokontroler ATTINY2313

Pada penelitian ini digunakan dua buah mikrokontroler yang berfungsi untuk

mengaktifkan rangkaian

Rangkaian tone generator

mikrokontroler. Mikrokontr

membangkitkan sinyal-sinyal DTMF juga digunakan untuk input pada blok penampil

dan blok pengontrol rangkaian pembagi terprogram. Mikrokontroler pada rangkaian

tone decoder berfungsi untuk mengatur rangkaian pembag

Gambar 3.4. Rangkaian keypad 1×4.

Pada perancangan ini rangkaian keypad mempunyai 4 buah tombol yang


nual atau otomatis dan satu tombol berfungsi untuk mereset. Dua

tombol berfungsi untuk menpercepat dan memperlambat waktu tunda atau

DTMF.

III.2.3. Konfigurasi mikrokontroler ATTINY2313


mengaktifkan rangkaian tone generator dan mengatur sistem pada penerima FM FH.

tone generator akan membangkitkan sinyal DTMF menurut

mikrokontroler. Mikrokontroler selain digunakan sebagai pemicu untuk

sinyal DTMF juga digunakan untuk input pada blok penampil


berfungsi untuk mengatur rangkaian pembagi terprogram pada penerima

54

mempunyai 4 buah tombol yang


nual atau otomatis dan satu tombol berfungsi untuk mereset. Dua

tombol berfungsi untuk menpercepat dan memperlambat waktu tunda atau delay pada


dan mengatur sistem pada penerima FM FH.

akan membangkitkan sinyal DTMF menurut output dari

oler selain digunakan sebagai pemicu untuk

sinyal DTMF juga digunakan untuk input pada blok penampil


i terprogram pada penerima

FM FH dengan diset terlebih dahulu frekuensi carrier 97 MHz. Pengesetan frekuensi

97 MHz dilakukan agar penerima FM FH dapat mengikuti transmisi dari pemancar

FM FH. Gambar 3.5 dan Gambar 3.6 menunjukkan konfigurasi mikrokontrole

ATTINY2313 pada rangkaian

Gambar 3.5. Konfigurasi mikrokontroler ATTINY2313 pada

Gambar 3.6. Konfigurasi mikrokontroler ATTINY2313 pada



FM FH. Gambar 3.5 dan Gambar 3.6 menunjukkan konfigurasi mikrokontrole

ATTINY2313 pada rangkaian tone generator dan tone decoder.

Konfigurasi mikrokontroler ATTINY2313 pada tone generator

Konfigurasi mikrokontroler ATTINY2313 pada tone decoder

55



FM FH. Gambar 3.5 dan Gambar 3.6 menunjukkan konfigurasi mikrokontroler

tone generator.

tone decoder.

56

Dari Gambar 3.5 terlihat bahwa port D dan port B, dalam hal ini PD.5, PD.6

dan PB.7 difungsikan sebagai input dan berfungsi menerima input dari rangkaian

keypad. Kaki PD.0 sampai PD.4 dan PB.0 sampai PB.6 kaki difungsikan sebagai

output. Output dari Kaki PD.0 sampai PD.4 berfungsi sebagai input untuk blok

penampil dan blok pengontrol rangkaian pembagi terprogram. Output dari kaki PD.0

sampai PD.4 dan kaki PB.0 sampai PB.6 berupa bilangan biner. Kaki PB.0 sampai

PB.6 berfungsi sebagai input rangkaian generator tone untuk memicu rangkaian

tersebut menghasilkan tone. Empat bit dari bilangan biner pada output kaki PB.0

sampai PB.3 digunakan sebagai code untuk membangkitkan tone. Jika rangkaian

generator tone memperoleh input dari mikrokontroler dengan biner 0001, maka tone

yang akan dibangkitkan adalah tone 1.

Pada perancangan ini, blok penampil digunakan untuk menampilkan tone

berapa yang akan dibangkitkan oleh rangkaian generator tone. Rangkaian generator

tone akan membangkitkan tone 1, jika memperoleh masukan dari mikrokontroler

dengan biner 0001.

Gambar 3.6 menunjukkan bahwa Port D difungsikan sebagai input, sedangkan

Port B difungsikan sebagai output. Kaki PD.0 sampai PD.3 yang difungsikan sebagai

input digunakan untuk mengecek keluaran dari tone decoder. Jika ada data yang

masuk maka mikrokontroler akan mengolah data tersebut dan mempersiapkan untuk

data berikutnya. Kaki PB.0 sampai PB.3 yang difungsikan sebagai output digunakan

untuk memberi input pada IC CD4514.

57

III.2.3. Perancangan perangkat lunak (Software)

Rancangan penelitian subsistem sinkronisasi untuk pemancar dan penerima FM

FH menggunakan dua mikrokontroler ATTINY23131. Satu mikrokontroler

ATTINY23131 berada pada rangkaian tone generator yang berfungsi untuk

membangkitkan tone pada IC MT8888 dan mengatur waktu tunda dalam

membangkitkan tone. Mikrokontroler ATTINY23131 yang lain berada pada

rangkaian tone decoder yang berfungsi untuk memberikan input pada pembagi

terprogram agar dapat mengeset frekuensi carrier awal yaitu 97 MHz. Pengesetan

frekuensi carrier awal dilakukan agar sinyal sinkronisasi, sinyal informasi dan

frekuensi carrier 97 MHz yang dikirim oleh pemancar FM FH dapat diterima oleh

penerima FM FH. Pada perancangan perangkat lunak akan menggunakan bahasa C

untuk memprogram mikrokontroler ATTINY2313 yang ditulis dengan program

WinAVR.

III.2.3.1. Program Utama pada Pemancar FM FH

Pada perancangan program utama penulis menggunakan beberapa subrutin

yang masing-masing mempunyai fungsi tersendiri. Program subrutin dan program

inisialisasi Port yang akan dijalankan ketika subsistem sinkronisasi pada pemancar

FM FH dinyalakan. Subrutin ini mempermudah dalam pengecekan program saat

program dijalankan dan juga mudah untuk dipanggil kembali saat diperlukan. Sub

routine tersebut antara lain timer, awal, cek_pin, pin1, pin2, manual_otomatis dan

58

C e k_ P in

P ro s e s

S ta rt

Awa l

Ta m p ilka n p a d a LE D

In is ia lis a s i :

P O R TB.0 s a m p a i P O R TB .6 >> O u tp u t , lo g ika 0P O R TB .7 > > In p u t , lo g ika 1

P O R TD.0 s a m p a i P O R TD.4 > > O u tp u t , lo g ika 0P O R TD .5 d a n P O R TD .6 > > In p u t , lo g ika 1

A

proses. Diagram alir utama perancangan program untuk membangkitkan rangkaian

tone generator dapat dilihat pada Gambar3.7.

Gambar 3.7. Diagram alir program utama untuk tone generator.

III.2.3.2. Inisialisasi Port

Pada perancangan alat, port B yakni PortB.0 sampai PortB.6 diset sebagai

output dengan nilai awal berlogika rendah. PortB.7 diset sebagai input dengan nilai

awal berlogika tinggi. PortD yang diset sebagai output dengan nilai awal berlogika

rendah yaitu portD.0 sampai portD.4, sedangkan portD.5 sampai portD.6 diset

sebagai input dengan nilai awal berlogika tinggi.

Pengesetan port B dan port D:

59

PORTB=0x80;

DDRB=0x7F;

PORTD=0x60;

DDRD=0x1F;

III.2.3.3. Program Subrutin awal

Program subrutin awal merupakan prosedur instal untuk mengaktifkan IC

MT8888 agar dapat membangkitkan tone. program subrutin awal berisi pengaturan

register yang terdapat dalam IC MT8888 agar dapat aktif. Gambar 3.8 menunjukkan

diagram alir untuk program subrutin awal.

Gambar 3.8. Diagram alir program subrutin awal.

III.2.3.4. Program Subrutin Cek_pin

Program subrutin cek_pin merupakan subrutin yang digunakan untuk mengecek

ada tidaknya tombol yang ditekan pada rangkaian keypad. Jika ada tombol yang

ditekan, maka program subrutin cek_pin akan menjalankan program subrutin proses

Isi Port B untuk prosedur pengista lan

Cek_pin

Awal

60

Cek_Pin

PD.5=0 P D.6=0 PB.7=0

i = 1 i = 2 i = 3

Proses

B

Y YY

T T T

Proses

case =1 case =2 case =3

tekan1=1 tekan2=1

Switch (i)

Pin1() Pin2()

Manual_otomatis

B

Y Y Y

T T T

A

dengan memilih program mana yang akan dijalankan sesuai tombol yang ditekan.

Gambar 3.9 menunjukkan diagram alir untuk program subrutin cek_pin.

Gambar 3.9. Diagram alir program subrutin cek_pin.

III.2.3.5. Program Subrutin Proses

Program subrutin proses dijalankan saat subrutin cek_pin mendeteksi ada

tombol yang ditekan pada keypad. Subrutin proses tersusun oleh beberapa subrutin

program yang akan dijalankan sesuai dengan tombol pada keypad yang ditekan.

Gambar 3.10 menunjukkan diagram alir untuk program subrutin proses.

Gambar 3.10. Diagram alir program subrutin proses.

61

III.2.3.6. Program Subrutin Manual_otomatis

Program subrutin manual/otomatis akan dijalankan ketika tombol kesatu

ditekan. Jika subrutin manual/otomatis belum aktif, maka subrutin timer akan aktif

dengan waktu tunda sekitar 250 mS. Subrutin ini dibutuhkan untuk memilih mode

manual atau otomatis dalam pengirimana tone DTMF. Gambar 3.11 menunjukkan

diagram alir untuk program subrutin manual/otomatis.

Gambar 3.11. Diagram alir program subrutin manual/otomatis.

III.2.3.7. Program Subrutin Pin1

Program subrutin pin1 akan dijalankan ketika tombol kedua ditekan. Subrutin

ini aktif, jika subrutin cek_pin dan proses juga aktif. Subrutin ini dibutuhkan untuk

mempercepat waktu tunda antara pengiriman data satu dengan data yang lain. Batas

dalam mempercepat waktu tunda adalah 250 mS. Gambar 3.12 menunjukkan diagram

alir untuk program subrutin Pin1.

otomatis==1 otomatis==0

otomatis=1otomatis=0

Subrutin TimerHidup

Subrutin TimerMati

Subrutin TimerHidup

Ya Ya

T T

manual/otomatis

62

otomatis==1

otomatis==0

OCR1A>=64000

data1==1&&data2==1data1==2

OCR1A+=2000

OCR1A=64000

data1+=tekan1Return

TCNT1=0

data1=0

kirim(1,1)

da ta1=0

kirim(3,3)

da ta2=0

Y Y

Y

P in1

T

T

T

Y Y

Y

Return

Return

T

T

Gambar 3.12. Diagram alir program subrutin pin1.

III.2.3.8. Program Subrutin Pin2

Program subrutin pin2 akan jalan ketika tombol ketiga ditekan. Subrutin ini

aktif, jika subrutin cek_pin dan proses juga aktif. Subrutin ini dibutuhkan untuk

memperlambat tunda waktu antara pengiriman data satu dengan data yang lain.

63

otomatis==1

otomatis==0

OCR1A>=2000

da ta1==1&&data2==1da ta1==2

OCR1A-=2000

OCR1A=2000

da ta2+=tekan1

Return

TCNT1=0

data1=0

kirim(2,2)

data1=0

kirim(4,4)

data2=0

T

Y T

Y

Pin2

YY

T

Y

T

T

Program subrutin Pin2 ini dapat melambatkan tunda waktu maksimal sampai 8 detik.

Gambar 3.13 menunjukkan diagram alir untuk program subrutin Pin2.

Gambar 3.13. Diagram alir program subrutin pin2.

III.2.3.9. Program Subrutin Kirim

Gambar 3.14 menunjukkan diagram alir untuk program subrutin kirim. Program

subrutin kirim ditujukan untuk mengirim data yang dikirim ke rangkaian tone

64

Kirim

x = 2y = 2

x = 3y = 3

x = 4y = 4

P ortB = 0x13

P ortB = 0x14

P ortB = 0x12

P ortB = 0x11 P ortD = 0x01|(1<<5)|(1<<6) Port B = 0x3D

P ort B = 0x33

P ort B = 0x50

x = 1

y = 1

P ort B = 0x7F|(1<<7)

P ortD = 0x02|(1<<5)|(1<<6)

P ortD = 0x03|(1<<5)|(1<<6)

P ortD = 0x04|(1<<5)|(1<<6)

P ort B = 0x7F|(1<<7)

P ort B = 0x7F|(1<<7)

Y

T

T

T

T

Y

Y

Y

generator agar tone dapat dibangkitkan. Subrutin kirim berisi data-data bit yang

berfungsi untuk mengatur tone generator dalam membangkitkan tone. Subrutin ini

dibutuhkan untuk mengaktifkan tone generator.

Gambar 3.14. Diagram alir program subrutin kirim.

III.2.3.1. Program Utama Tone Decoder pada Penerima FM FH

Program utama tone decoder terdiri dari program inisialisasi Port yang akan

dijalankan ketika subsistem sinkronisasi pada penerima FM FH dan penerima FM FH

dinyalakan. Diagram alir program utama tone decoder untuk mengatur dekoder 4 bit

ke 16 jalur dan switch transistor dapat dilihat pada Gambar3.15.

65

S TART

Inis ia lisa s i :P ORTB.0 sa m pa i P ORTB.3>>Output, logika 0P ORTD.0 sa m pa i P ORTD.3>>Input, logika 1

P ORT B = 0X12

P ORT B = 0X11

P ORT B = 0X11

P ORT B = 0X13

P ORT B = 0X14

P ORT D = 0X11

P ORT D = 0X12

P ORT D = 0X13

P ORT D = 0X14

S TOP

Y

T

Y

Y

Y

T

T

T

Gambar 3.15. Diagram alir program utama tone decoder.

Pada dasarnya fungsi dari mikrokontroler pada tone decoder adalah untuk

mengatur rangkaian demultiplekser 4 bit ke 16 jalur. Rangkaian demultiplekser 4 bit

ke 16 jalur akan mengatur pembagi terprogram pada penerima FM FH. Program pada

mikrokontroler ATTINY2313 diset untuk memberi input pada pembagi terprogram

untuk mengaktifkan frekuensi carrier 97 MHz setelah penerima FM FH dihidupkan.

Pengesetan frekuensi carrier 97 MHz bertujuan agar data yang dikirimkan oleh

pemancar FM FH pada frekuensi carrier 97 MHz dapat diterima oleh penerima FM

FH. Jika ada data yang masuk maka mikrokontroler akan mengolah data tersebut dan

mempersiapkan untuk data berikutnya. Program mikrokontroler akan mempersiapkan

data yang baru dengan mengatur pembagi terprogram untuk mengaktifkan frekuensi

carrier berikutnya.

III.2.1. Tone Generator

Gambar 3.16 menunjukkan konfigurasi rangkaian lengkap dari

menggunakan IC(integrated circuit

untuk dapat digunakan secara optimal. Konfigurasi

rangkaian keypad dan rangkaian mikrokontroler

menghasilkan bilangan

dapat menghasilkan tone

sampai D3 dan pengaturan register kontrol

sumber sinyal. Fungsi

pertama agar tone generator

Gambar 3.16

Rangkaian pada Gambar 3.16 merupakan rangkain filter sederhana yang terdiri

dari kombinasi C2, C3, dan R2.

data sheet MT8888 yang

umumnya. Cara kerja dari

Tone Generator

Gambar 3.16 menunjukkan konfigurasi rangkaian lengkap dari tone generator

integrated circuit) MT8888. Tone generator perlu dikonfigurasikan

untuk dapat digunakan secara optimal. Konfigurasi input ditentukan melalui

dan rangkaian mikrokontroler. Rangkaian mikrokontroler akan

menghasilkan bilangan biner sebagai input untuk mengaktifkan MT8888. MT8888

tone dengan diberi input bilangan biner 4 bit pada kaki D0

sampai D3 dan pengaturan register kontrol. Kristal 3.579545 MHz digunakan sebagai

Fungsi kristal 3.579545 MHz adalah untuk membangkitkan sinyal

tone generator aktif.

Konfigurasi rangkaian lengkap dari tone generator


dari kombinasi C2, C3, dan R2. Nilai-nilai komponen tersebut langsung diambil dari

yang telah disesuaikan dengan karakteristik sinyal

Cara kerja dari tone generator adalah sebagai berikut, saat rangkaian

66

tone generator

perlu dikonfigurasikan

ditentukan melalui

. Rangkaian mikrokontroler akan

untuk mengaktifkan MT8888. MT8888

4 bit pada kaki D0

digunakan sebagai

adalah untuk membangkitkan sinyal

tone generator.


langsung diambil dari

sinyal DTMF pada

adalah sebagai berikut, saat rangkaian

67

mikrokontroler mengirim bilangan biner dan pengaturan register kontrol untuk

mengaktifkan MT8888. Sebelum digunakan MT8888 harus diinstal program untuk

pengaturan register kontrol setelah catu daya dinyalakan. Prosedur penginstalan

program tersebut dibutuhkan waktu kurang lebih 100mS. Prosedur penginstalan di

dalam program mikrokontroler terdapat pada subrutin awal.

MT8888 membangkitkan sinyal DTMF sesuai dengan data yang diisikan ke

Transmit Data Register. Selama TOUT (bit 0 di register kontrol bagian I) bernilai ‘1’

tone DTMF yang dibangkitkan IC MT8888 disalurkan lewat kaki TONE atau kaki 8.

Ada dua cara untuk mengirimkan sinyal DTMF yaitu secara mode manual dan mode

burst. Penggunaan mode manual mula-mula TOUT dibuat bernilai ‘0’, kemudian

Transmit Data Register diisi angka yang ingin dikirimkan. Sinyal DTMF yang

dibangkitkan akan terkirim setelah TOUT diubah menjadi logika ‘1’ selama periode

tone yang diinginkan.

Pada perancangan sinyal DTMF yang akan dihasilkan merupakan gabungan

dua kelompok frekuensi. Kedua kelompok frekuensi tersebut adalah kelompok

frekuensi tinggi dan kelompok frekuensi rendah. Tone yang akan dibangkitkan dapat

dipilih berupa tone tunggal atau tone gabungan dua kelompok frekuensi dengan diatur

lewat register kontrol.

Dalam pemakaian standar S/D (bit 2 di Register Kontrol bagian II) bernilai ‘0’,

tone yang dibangkitkan adalah gabungan dari dua kelompok frekuensi standard

DTMF. Jika S/D bernilai ‘1’, maka tone yang dibangkitkan terdiri dari satu frekuensi

standar DTMF saja. Jika S/D bernilai ‘1’, maka C/R (bit 3 di Register Kontrol bagian

II) dipakai untuk menentukan kelompok frekuensi mana yang disalurkan ke kaki

TONE. Jika C/R=’0’ maka salah

yang disalurkan, sedangkan

1336 Hz, 1477 Hz. 1633 Hz yang

III.2.3. Mixer Audio

Mixer audio pada

yaitu sinyal informasi dari sinyal DTMF.

dua sinyal informasi dan sinyal DTMF akan memoulasi sinyal

rangkaian VCO. Rangkaian

kapasitor.

Pada perancangan ini, dua resistor dirangkai paralel yang diseri dengan

kapasitor pada masing-masing resistor dan satu resistor dipasang di bagian keluaran.

Nilai masing-masing dari resistor sebesar 100

digunakan sebesar 10µF.

untuk menghalangi sinyal DC dan hanya melewatkan sinyal sinus.

menunjukan rangkaian mixer audio.

Gambar 3.17.


=’0’ maka salah satu dari frekuensi 697 Hz, 770 Hz, 852 Hz, 941 Hz

yang disalurkan, sedangkan jika C/R=’1’ maka salah satu dari frekuensi 1209 Hz,

1336 Hz, 1477 Hz. 1633 Hz yang akan disalurkan.

III.2.3. Mixer Audio

pada pemancar FM berfungsi untuk mencampurkan kedua sinyal,

dari sinyal DTMF. Keluaran dari mixer audio berupa gabungan

dua sinyal informasi dan sinyal DTMF akan memoulasi sinyal carrier

Rangkaian mixer audio menggunakan tiga buah resistor dan


masing resistor dan satu resistor dipasang di bagian keluaran.

masing dari resistor sebesar 100Ω dan nilai kedua kapasitor yang

unakan sebesar 10µF. Fungsi kapasitor pada perancangan mixer audio

untuk menghalangi sinyal DC dan hanya melewatkan sinyal sinus.

mixer audio.

Gambar 3.17. Rangkaian mixer audio.

68


satu dari frekuensi 697 Hz, 770 Hz, 852 Hz, 941 Hz

=’1’ maka salah satu dari frekuensi 1209 Hz,

mencampurkan kedua sinyal,

berupa gabungan

carrier didalam

menggunakan tiga buah resistor dan dua


masing resistor dan satu resistor dipasang di bagian keluaran.

dan nilai kedua kapasitor yang

mixer audio adalah

untuk menghalangi sinyal DC dan hanya melewatkan sinyal sinus. Gambar 3.17

69

III.3. Subsistem sinkronisasi Bagian Penerima Radio

III.3.1. Konfigurasi Tone Decoder

Pada perancangan ini, penulis menggunakan IC MT8870D sebagai rangkaian

tone decoder pada subsistem sinkronisasi. Sinyal-sinyal DTMF dari tone generator

yang melewati transmisi diterima oleh tone decoder. Tone decoder pada rangkaian

subsistem sinkronisasi juga perlu dikonfigurasi untuk dapat digunakan secara

optimal. Konfigurasi IC MT8870D dapat dilihat pada Gambar 3.18.

Gambar 3.18. Konfigurasi IC tone decoder.

Gambar 3.18 menunjukkan bahwa masukan untuk IC tone decoder merupakan

sinyal DTMF yang diterima penerima FM dari pemancar FM yang dihasilkan oleh

tone generator. Sinyal DTMF yang diterima tersebut akan diubah oleh tone decoder

menjadi data biner 4-bit yang sesuai.

70

Kaki 7 dan kak 8 dihubungkan dengan Kristal 3,579545 MHz yang

dipergunakan sebagai rangkaian clock internal. Sedangkan kaki 11, 12, 13, 14, dan

kaki 15 dihubungkan ke rangkaian CD4514 dan rangkaian transistor sebagai saklar.

Kaki 11, 12, 13, dan kaki 14 juga dihubungkan ke bagian penampil untuk

menampilkan perubahan dari tone DTMF yang diterima. Kaki 11 sampai kaki 14

menghasilkan data DTMF yang sudah terkonversi dalam bentuk data biner 4-bit.

Sementara kaki 15 merupakan StD (Delayed Steering) yang akan memiliki logika

tinggi, jika sinyal DTMF telah dideteksi. Kaki StD tersebut kemudian digunakan

sebagai indikator untuk mengetahui decoder DTMF bekerja dengan baik atau

sebaliknya. Jika StD (Delayed Steering) berlogika randah berarti tone decoder belum

mendeteksi ada sinyal DTMF yang baru. Sedangkan besar sinyal DTMF yang dapat

diterima oleh tone decoder ini adalah 27,5 mVrms sampai 869 mVrms.

Sinyal-sinyal DTMF dari tone generator yang melewati transmisi diterima oleh

tone decoder melalui saluran input inverting (IN-) op-amp internal. Sedangkan kaki

input non-inverting (IN+) dihubungkan dengan Vref (reference voltage) seperti

terlihat pada Gambar 3.8. Tegangan Vref (reference voltage) memberi tegangan bias

input non-inverting sebesar ½ VDD. Faktor penguatan op-amp internal ditentukan

melalui resistor umpan balik R2 pada output op-amp tersebut. Jika penguatan yang

diinginkan sepuluh kali dengan menentukan nilai R1 sebesar 100 KΩ, maka dapat

dicari nilai R2 melalui persamaan (2.8).

71

2 ,

10 , 100/Ω

11Ω

jika durasi sinyal total untuk mendeteksi tone (tREC) telah ditentukan sebesar

11,33 ms dan waktu untuk mendeteksi kehadiran tone (tDP) sebesar 11 ms (dari data

sheet), maka guard time (GT) bagi kehadiran tone (tGTP) dapat dicari dengan

menggunakan persamaan (2.9).

11,33 11=0,33 ms

guard time (GT) bagi kehadiran tone (tGTP) didapat sebesar 0,33 ms dan nilai

kapasitor C2 telah ditentukan sebesar 100nF, maka nilai R3 dapat dicari dengan

menggunakan persamaan 2.10.

ln 4 )) )5&6

ln )) )5&

0,33 , 10100 , 107ln 5

5 2,4 51KΩ

72

III.3.2. Demultiplekser 4 bit ke 16 jalur.

Pada perancangan ini, penulis menggunakan dua buah demultiplekser 4 bit ke

16 yang terdapat subsistem sinkronisasi pada pemancar dan penerima FM FH.

Demultiplekser 4 bit ke 16 yang digunkan adalah IC CD4514. Demultiplekser

dibutuhkan untuk mengkombinasikan output dari tone decoder yang berupa kode

biner 4 bit agar dapat memberikan input ke rangkaian transistor sebagai saklar. Salah

satu dari 16 output akan mempunyai logika tinggi, jika kaki inhibit mendapat logika

rendah.

Jika demultiplekser mengeluarkan logika tinggi, maka transistor sebagai saklar

akan berada pada kondisi saturasi. Jika demultiplekser mengeluarkan logika rendah,

maka transistor sebagai saklar berada pada keadaan cutoff. Transistor sebagai saklar

akan aktif, jika memperoleh tegangan pada kaki basisnya. Rangkaian transistor

sebagai saklar pada subsistem sinkronisasi berfungsi untuk mengatur rangkaian

pembagi terprogram pada pemancar dan penerima FM FH.

Demultiplekser 4 bit ke 16 pada pemancar input inhibit dapat dari output kaki

PortD.4 yang selalu diset logika rendah, sedangkan pada penerima kiki inhibit dari

demultiplekser 4 bit ke 16 mendapat input dari output StD. output Std pada tone

decoder akan berlogika tinggi saat mendeteksi sinyal DTMF sehingga untuk

mendapatkan logika rendah digunakan gerbang not. Gerbang not tersebut

menggunakan IC 74LS04 yang didalamnya terdapat empat gerbang not. Gambar 3.19

menunjukkan konfigurasi dari demultiplekser 4 bit ke 16.

Gambar 3.19.

III.3.4. Transistor sebagai saklar

Gambar 3.20 menunjukkan sebuah rangkaian transistor sebagai saklar elektrik

yang digerakkan oleh tegangan keluaran dari TD. Transistor yang digunakan adalah

transistor UTC 9014. Rangkaian tr

driver, karena transistor mengendalikan LED. Fungsi LED hanya sebagai indikator

untuk mengetahui transistor dalam keadaan

rendah, maka transistor akan cut

tinggi, maka transistor akan mengalami saturasi dan LED menyala.

Gambar 3.19. Konfigurasi dari demultiplekser 4 bit ke 16.

III.3.4. Transistor sebagai saklar



transistor UTC 9014. Rangkaian transistor sebagai saklar disebut juga rangkaian LED

karena transistor mengendalikan LED. Fungsi LED hanya sebagai indikator

untuk mengetahui transistor dalam keadaan cutoff atau saturasi. Jika input

rendah, maka transistor akan cut-off dan LED tidak menyala. Jika input

tinggi, maka transistor akan mengalami saturasi dan LED menyala.

73

i demultiplekser 4 bit ke 16.



ansistor sebagai saklar disebut juga rangkaian LED

karena transistor mengendalikan LED. Fungsi LED hanya sebagai indikator

input tegangan

input tegangan

Gambar 3.

Menurut data sheet

pada transistor mengalam

maka nilai RC dapat dihitung dari nilai

RC =

RC =

RC = 33 Ω

Pada keadaan saturasi, arus basis dapat dihitung dengan

(2.12):

IB(sat) =

IB(sat) =

Gambar 3.20. Rangkaian transistor sebagai saklar.

sheet tegangan jatuh pada LED sebesar 1,7 V dan arus kolektor

pada transistor mengalami saturasi sebesar 100 mA. Mengacu pada persamaan (2.13),

dapat dihitung dari nilai-nilai yang telah diketahui.

Ω

Pada keadaan saturasi, arus basis dapat dihitung dengan menggunakan persamaan

74

tegangan jatuh pada LED sebesar 1,7 V dan arus kolektor

. Mengacu pada persamaan (2.13),

menggunakan persamaan

75

IB(sat) = 0,3571×10-3

A

IB(sat) = 0,3571mA

Jika nilai VBB sebesar 5V dan nilai VBE = 0,7V, maka nilai hambatan pada basis (RB)

dapat dicari dengan menggunakan persamaan 2.14 dan persamaan 2.15.

IBRB+VBE-VBB = 0

VBB = IB(sat)RB+VBE

5V = (0,3571×10-3

)RB + 0,7

RB = ;<,=

0,3571,<?@

RB = 12000Ω

RB = 12 KΩ

IB (sat) = 0,3571mA adalah nilai arus basis (IB) saat transistor mengalami

keadaan saturasi. Hasil perhitungan nilai RB diperoleh nilai RB maksimal yang bias

digunakan, yaitu sebesar 12 KΩ. Nilai RB minimum dapat diperoleh, jika IB>IB (sat):

IB = 10 × IB (sat)

IB = 10 × 0,3571×10-3

IB = 3,571×10-3

IB = 3,571 mA

Maka nilai RB dapat dicari dengan persamaan 2.14 dan persamaan 2.15.

RB = AABC

DE

RB = ;<,=

3,571,<?@

76

RB = 1204,144 Ω

Nilai RB yang dapat digunakan agar transistor menjadi saturasi adalah 1,2 KΩ ≥

RB ≥ 12 KΩ. Perhitungan mencari nilai RB diperoleh nilai RB minimum sebesar 1,2

KΩ dan nilai RB maksimum sebesar 12 KΩ. Selama VBB lebih besar atau sama

dengan 5V, maka arus basis cukup besar untuk membuat transistor menjadi saturasi.

Jika hal ini terjadi, maka transistor akan melepaskan arus sebesar 100mA dari

transistor ke ground.

III.4. Rangkaian penampil

Rangkaian penampil menggunakan penampil seven segmen jenis common

cathode. Seven segmen mempunyai 7 buah ruas LED yang akan menyala bila

memperoleh input berlogika tinggi. Input dari 7 buah ruas LED terhubung ke output

decoder BCD ke seven segmen. Rangkaian penampil digunakan untuk menampilkan

data-data yang dikirimkan tone generator dan data-data yang diterima oleh tone

decoder. Data-data yang dikirim oleh tone generator dan diterima oleh tone decoder

berupa data biner 4 bit. Data-data tersebut agar dapat ditampilkan ke seven segmen

terlebih dahulu dihubungkan ke decoder BCD ke seven segment. Decoder BCD ke

seven segmen yang digunakan adalah IC 74LS48. Decoder tersebut mengubah data

input berupa bilangan biner 4 bit menjadi isyarat 7 jalur untuk menggerakan masing-

masing ruas LED pada seven segmen.

77

Rangkaian penampil membutuhkan tegangan 5 volt untuk mengaktifkan

decoder BCD ke seven segmen. Jika seven segmen menyala, maka hambatan

dibutuhkan sebagai pembatas arus yang melewati 7 ruas LED pada seven segmen.

Hambatan dirangkai seri dengan ke 7 ruas LED. Arus bias maju yang melewati LED

harus dibatasi sampai 25mA dan tegangan biasnya sekitar 1,6 V sampai 3 V.

Tegangan yang keluar dari ouput decoder BCD ke seven segmen sebesar 5 V, maka

nilai hambatan sebesar 330 Ω. Gambar 3.21 menunjukkan rangkaian lengkap

penampil dengan driver 74LS48.

Gambar 3.21. Rangkaian lengkap penampil dengan driver 74LS48.

78

BAB IV

HASIL PENGAMATAN DAN PEMBAHASAN

IV.1. Perangkat Keras Hasil Perancangan

Perangkat keras hasil perancangan terdiri dari dua bagian alat subsistem

sinkronisasi, yaitu blok subsitem sinkronisai pada pemancar dan penerima.

Pengambilan data transmisi menggunakan satu pemancar FM FH, satu penerima

FM FH dan dua blok subsistem sinkronisasi. Gambar 4.1 dan Gambar 4.2

menampilkan alat subsistem sinkronisasi pada pemancar dan penerima FM FH

yang telah dibuat.

a) b)

Gambar 4.1. Blok tone generator. (a) Tone generator tampak sisi depan.

(b) Tone generator tampak sisi belakang.

79

c)

Gambar 4.1. (lanjutan) Blok tone generator.

(c) Tone generator tampak sisi atas.

Keterangan pada blok rangkaian dari perangkat tone generator berdasarkan nomor

– nomor yang tertera pada Gambar 4.1 ditunjukkan pada Tabel 4.1

Tabel 4.1. Keterangan dan fungsi umum blok – blok rangkaian perangkat tone

generator pada pemancar FM.

No. Nama Bagian Fungsi umum

1 LED indikator Indikator untuk frekuensi carrier 97 MHz..




5 Switch F1 Pembangkit frekuensi carrier 97 MHz..


80



9 Potensio Mengatur amplitudo dari sinyal DTMF.

10 Potensio Mengatur amplitudo dari sinyal informasi.

11 Audio input Ground

12 Audio input Sebagai input dari sinyal informasi

13 Keypad1

Mengatur manual atau otomatis dalam

membangkitkan sinyal DTMF.

14 Keypad2 Menambah lama tunda waktu

15 Keypad3 Menambah cepat tunda waktu

16 Keypad4 Tombol reset

17 Rangkaian penampil Menunjukkan sinyal DTMF yang dihasilkan.

18 Output audio mixer

Output sinyal DTMF dicampur dengan sinyal

informasi

19 VCC ( 5 V )

Input tegangan 5 V sebagai VCC dari switch

transistor

20

Blok switch transistor dan

decoder 4 bit ke 16 jalur

Memberi input pada blok programmable

counter

21 Blok audio mixer

Sebagai pencampur sinyal DTMF dan sinyal

informasi

22 Blok mikrokontroler Memberi input untuk tone generator.

23 Blok tone genertaor Menghasilkan sinyal DTMF

81

24 Blok power supply Menghasilkan tegangan 5 V, 9 V, dan 12 V

a) b)

c)

Gambar 4.2. Blok tone decoder (a) Tone decoder tampak sisi depan

(b) Tone decoder tampak sisi belakang, (c) Tone decoder tampak sisi atas.

82

Keterangan pada blok rangkaian dari perangkat tone decoder berdasarkan nomor

– nomor yang tertera pada Gambar 4.2 ditunjukkan pada Tabel 4.2

Tabel 4.1. Keterangan dan fungsi umum blok – blok rangkaian perangkat tone

decoder pada penerima FM

No. Nama Bagian Fungsi umum

1 LED indikator

a) Indikator untuk frekuensi carrier 97 MHz..

b) Indikator untuk frekuensi carrier 99 MHz..

c) Indikator untuk frekuensi carrier 101 MHz..

d) Indikator untuk frekuensi carrier 103 MHz..

2 Switch transistor

a) Pembangkit frekuensi carrier 97 MHz..

b) Pembangkit frekuensi carrier 99 MHz..

c) Pembangkit frekuensi carrier 101 MHz..

d) Pembangkit frekuensi carrier 103 MHz..

3 Tombol reset Untuk mereset sistem tone decoder

4 Input tegangan

a) VCC 5 V

b) Ground

5 Indikator StD

Sebagai indikator saat ada data yang masuk pada

tone decoder.

6 Tone decoder input Sebagai input untuk tone decoder

7

Blok switch transistor

dan decoder 4 bit ke

16 jalur

Memberi input pada blok programmable counter

83

8 Blok mikrokontroler

Memberi input untuk blok switch transistor dan

decoder 4 bit ke 16 jalur.

9 Blok penampil

Mengeluarkan tampilan berupa angka ketika tone

decoder menerima sinyal DTMF.

10 Blok tone decoder Sebagai dekoder untuk mendeteksi sinyal DTMF.

11 Blok band pass filter Berfungsi untuk melewatkan sinyal DTMF saja.

IV.2. Hasil Pengujian Alat Secara Keseluruhan

IV.2.1. Pengujian Transmisi Subsistem Sinkronisasi Pada

Pemancar FM FH

Pengujian transmisi sinyal termodulasi antara sinyal sinkronisasi dan

sinyal carrier dilakukan dengan model sistem yang ditunjukkan pada Gambar

4.3.

Gambar 4.3. Pengujian transmisi sinyal sinkronisasi pada pemancar.

84

Blok subsistem sinkronisasi pada pemancar hopping akan menghasilkan

sinyal sinkronisasi yang akan ditransmisikan oleh pemancar FM FH. Sinyal

sinkronisasi yang dihasilkan berupa sinyal DTMF yang berasal dari sub blok tone

generator. Sinyal informasi dan sinyal DTMF akan memodulasi dengan empat

frekuensi carrier yaitu 97 MHz, 99 MHz, 101 MHz dan 103 MHz. Data untuk

frekuensi carrier pada VCO (Voltage Controlled Oscillator) dapat dilihat pada

lampiran.

Hasil modulasi antara frekuensi carrier 97 MHz, sinyal informasi 5KHz

dan tone 1 dapat dilihat pada Gambar 4.4. Sinyal informasi yang digunakan

berasal dari AFG (Audio Function Generator), sedangkan sinyal DTMF yang

digunakan berasal dari tone generator. Frekuensi sinyal informasi sebesar 5 kHz

dicampur oleh mixer audio dengan tone 1. Tone 1 tersusun oleh dua frekuensi

yaitu frekuensi rendah dan frekuensi tinggi. Kedua frekuensi yang menyusun tone

1 adalah 700 Hz dan 1.240 kHz. Spektrum dari sinyal informasi sebesar 5 kHZ

dan tone 1 yang digunakan sebagai sinyal pemodulasi ditunjukkan oleh Gambar

4.5.

Gambar 4.4. Modulasi frekuensi dengan sinyal carrier 97 MHz.

85

Gambar 4.5. Sinyal informasi 5 kHz dan tone 1.









4.7.

86








87




4.9.





88







4.11.



89

IV.2.2. Pengujian Subsistem Sinkronisasi Pada Penerima FM FH

Blok penerima FM FH menerima sinyal sinkronisasi berupa sinyal DTMF

dan sinyal informasi. Frekuensi carrier dihasilkan oleh pemancar FM hopping,

sedangkan sinyal informasi dan sinyal DTMF berupa tone dihasilkan oleh AFG

(Audio Function Generator) dan sub blok tone generator. Sinyal-sinyal yang

dikirimkan oleh pemancar FM FH diterima oleh satu perangkat keras penerima

FM FH yang masing-masing tertala pada frekuensi carrier 97 MHz, 99 MHz,

101 MHz dan 103 MHz.

Untuk pembuktian bahwa penerima FM FH dapat menerima sinyal

sinkronisasi berupa sinyal DTMF dan sinyal informasi yaitu dengan dilakukan

pengujian terhadap blok mixer. Pengujian bagian mixer dan penguat IF yang

keduanya terintegrasi didalam sebuah IC CXA1538S. Input dari mixer adalah

sinyal termodulasi dari penguat RF dan sinyal dari VCO. Output dari mixer adalah

sinyal termodulasi dengan frekuensi sebesar frekuensi sinyal VCO. Karena

keluaran dari penguat IF langsung digabungkan dengan detektor dan penguat

audio didalam IC, maka keluaran penguat IF tidak dapat diamati.

Gambar 4.12 menunjukkan spektrum dan bentuk sinyal hasil output pada

blok mixer. Pengujian blok mixer ini diambil pada saat pemancar FM FH

mengirimkan sinyal termodulasi dengan frekuensi carrier 97 MHz, sinyal

informasi sebesar 5 kHz dan sinyal sinkronisai berupa tone 1. Tone 1 tersusun

oleh dua frekuensi yaitu frekuensi rendah dan frekuensi tinggi. Kedua frekuensi

yang menyusun tone 1 adalah 700 Hz dan 1.240 kHz.

90

Gambar 4.12. Sinyal ouput mixer saat penerima menala frekuensi 97 MHz.








91














92


Hasil pengujian mixer pada Gambar 4.12 sampai dengan Gambar 4.15 sesuai

dengan sinyal hasil keluaran mixer audio pada tone generator yang ditransmisikan

menggunakan pemancar FM FH. Tone 1 sampai tone 4 yang diterima kemudian

dideteksi oleh tone decoder untuk mengaktifkan rangkaian mikrokontroler. Output

data pada tone decoder yang berupa bilangan biner 4 bit kemudian diproses oleh

mikrokontroler untuk mengaktifkan rangkaian demultiplekser 4 bit ke 16 jalur.

Output dari rangkaian mikrokontroler berupa bilangan biner 4 bit. Jika

rangkaian demultiplekser 4 bit ke 16 jalur aktif, maka transistor sebagai saklar

yang digunakan untuk memberi input rangkaian pembagi terprogram akan aktif.

Rangkaian pembagi terprogram berfungsi untuk membangkitkan keempat

frekuensi carrier. Keempat frekuensi carrier digunakan untuk menala penerima

FM FH agar dapat menerima data yang dikirimkan oleh pemancar FM FH.

93

S ta rt

R a n g k a ia n m ik ro k o n tro le rm e n g h a s ilk a n o u tp u t b ila n g a n b in e r 4 b it d e n g a n tu n d a w a k tu

s e s u a i to m b o l ya n g d ite ka n

A d a to m b o l y a n g d i te k a n

R a n g ka ia n k ey p a d p e n g a tu r tu n d a w a k tu

C e k d e m u ltip le k s e r4 b it k e 1 6 ja lu r a k tif

R a n g k a ia n m ikro k o n tro le rm en g h a s ilk an o u tp u t b ila n g a n b in e r 4 b it

d e n g a n tu n d a w a k tu s a m a .

D e m u ltip le k s in g4 b it k e 1 6 ja lu r a ktif,

to n e g en e ra to r m e n g h a s ilk a n to n e a ta u s in y a l D T M F

d a n p e n a m p il a k tif

C e k a d a o u tp u t d a ri m ik ro k o n to le r

S in y al D T M F d ic a m p u rd e n g a n s in y a l in fo rm a s i

p a d a m ix e r a u d io

S w itc h tra n sis to r a k t ifm e m b e ri m a su k a n u n tu k

ran g ka ia n p e m b a g i te rp ro g ra m

C e k a d a to n ey a n g d ib a n g k itk a n

to n e g e n e ra to r

P e m b a g i te rp ro g ra m m e m p e n g a ru h i V C O (V o lta g e C o n tro lle d O s c il la to r)

m e n g h a s ilk a n frek u e n s i c a rrie r.

C e k V C O s u d a hm e n g h a s ilk a n

frek u e n s i c a rrie rS in y a l k e lu a ra n m ix e r a u d io

m em o d u la s i fre k u e n s ic a rrie r

S in y a l te rm o d u la s i d ik u a tk a no le h d riv e r d a n b o s te r

s e te la h itu d ip a n c a rk a n

S to p

Y

T

T

T

T

Y

Y

Y

Y

T

IV.2.3. Pengujian Proses Sinkronisasi

Subsistem sinkronisasi diuji dengan mengamati proses sinkronisasi yang

berlangsung. Proses sinkronisasi dapat dijelaskan dengan flowchart yang

ditunjukan pada Gambar 4.16 dan Gambar 4.17.

Gambar 4.16. Flowchart proses sinkronisasi pada pemancar.

94

Start

Penguat RF menala frekuensi sebesar frekuensi carrier

yang dihasilkan pemancar

Cek demultiplekser4 bit ke 16 jalur aktif

Demultipleksing4 bit ke 16 jalur aktif,

Switch transistor aktifmemberi masukan untuk

rangkaian pembagi terprogram

Pembagi terprogram mempengaruhi VCO(Voltage Controlled Oscillator)

menghasilkan frekuensi carrier.

Cek VCO sudahmenghasilkan

frekuensi carrier

Frekuensi carrier masuk sebagai input pada mixerdan dibandingkan dengan

output dari penguat RF

Stop

Rangkaian mikrokontroler padatone decoder memberi masukan

ke pembagi terprogram agar memicu penerima menghasilkan

frekuensi carrier untukmenala awal

Cek frekuensi yang diterimaRF = frekuensi carrier yang

dihasilkan penerima

Cek ada output dari mikrokontoler

Mixer aktif dan menghasilkanfrekuensi Intermediate

frekuensi Intermediate dikuatkandengan penguat IF

Cek ada output tone atau sinyal DTMFdan sinyal informasi

Tone decoder akan mendeteksidan mengaktifkan mikrokontroler, memberi masukan pada penampil

dan sinyal informasi masukke penguat audio setelah itu

masuk ke speaker

Y

T

T

T

T

Y

Y

Y

Y

T

Gambar 4.17. Flowchart proses sinkronisasi pada penerima.

95

Percobaan ini dilakukan untuk mengetahui kinerja pada alat yang telah

dibuat. Kinerja tersebut adalah mampu membuat pemancar dan penerima FM FH

menjadi sinkron. Pengujian kinerja tersebut dapat dilakukan dengan mengamati

saat terjadi sinkronisasi antara pemancar dan penerima FM FH. Pengujian juga

dilakukan dengan mengamati saat pemancar dan penerima FM FH dalam keadaan

tidak sinkron.

IV.2.3.1. Pengujian saat terjadi sinkronisasi

Pengujian saat terjadi sinkronisasi antara pemancar dan penerima FM FH

dapat dilakukan dengan membandingkan hasil keluaran mixer audio pada

pemancar dan hasil keluaran mixer pada penerima dalam kanal frekuensi yang

sama. Hasil yang keluar pada mixer audio merupakan campuran dari sinyal

DTMF atau tone dengan sinyal informasi. Sinyal informasi yang digunakan


digunakan berasal dari tone generator.

Pengujian sinkronisasi dilakukan saat pemancar menghasilkan frekuensi

carrier 97 MHz yang akan dimodulasi dengan sinyal sinkronisasi. sinyal

sinkronisasi yang memodulasi frekuensi carrier 97 MHz tersusun oleh tone 1 dan

sinyal informasi sebesar 5 kHz. Tone 1 tersusun oleh dua frekuensi yaitu frekuensi

rendah dan frekuensi tinggi. Kedua frekuensi yang menyusun tone 1 adalah 700

Hz dan 1.240 kHz. Bentuk gelombang frekuensi carrier 97 MHz yang telah

termodulasi dapat dilihat pada Gambar 4.18. Spektrum dari sinyal informasi

96

sebesar 5 kHZ dan tone 1 yang digunakan sebagai sinyal pemodulasi ditunjukkan

oleh Gambar 4.19. Hasil keluaran mixer saat penerima menala 97 MHz dapat

dilihat pada Gambar 4.20.



97


Hasil pengujian pada Gambar 4.18, Gambar 4.19, dan Gambar 4.20 diambil

saat terjadi sinkronisasi antara pemancar dan penerima dengan kanal frekuensi

carrier sebesar 97 MHz. Hasil pengujian mixer pada penerima dalam Gambar

4.18 sesuai dengan sinyal hasil keluaran mixer audio pada tone generator yang

ditransmisikan menggunakan pemancar FM FH. Gambar 4.19 dan Gambar 4.20

tersusun dari tone 1 dan sinyal informasi sebesar 5 kHz. Perbandingan antara hasil

keluaran mixer audio pada pemancar dengan hasil keluaran mixer pada penerima

dapat diketahui bahwa amplitudo berbeda. Amplitudo hasil keluaran mixer audio

pada pemancar lebih besar daripada amplitudo hasil keluaran mixer pada

penerima.

98

IV.2.3.2. Pengujian saat tidak terjadi sinkronisasi

Pengujian saat tidak terjadi sinkronisasi antara pemancar dan penerima FM

FH dapat dilakukan dengan membandingkan hasil keluaran mixer audio pada

pemancar dan hasil keluaran mixer pada penerima dalam kanal frekuensi yang

berbeda. Pengujian untuk sistem yang tidak sinkron dilakukan saat pemancar

menghasilkan frekuensi carrier sebesar 97 MHz. Frekuensi carrier 97 MHz yang

dihasilkan akan dimodulasi dengan sinyal sinkronisasi sebelum dipancarkan.

Sinyal sinkronisasi sendiri terdiri dari tone 1 dan sinyal informasi sebesar 5

kHz. Tone 1 tersusun oleh dua frekuensi yaitu frekuensi rendah dan frekuensi

tinggi. Kedua frekuensi yang menyusun tone 1 adalah 700 Hz dan 1.240 kHz.

Bentuk gelombang frekuensi carrier 97 MHz yang telah termodulasi dapat dilihat

pada Gambar 4.21. Spektrum dari sinyal informasi sebesar 5 kHZ dan tone 1 yang

digunakan sebagai sinyal pemodulasi ditunjukkan oleh Gambar 4.22. Hasil

keluaran mixer saat penerima menala 99 MHz dapat dilihat pada Gambar 4.23.


99



Hasil pengujian pada Gambar 4.21, Gambar 4.22, dan Gambar 4.23 diambil

saat tidak terjadi sinkronisasi antara pemancar dengan kanal frekuensi carrier

sebesar 97 MHz dan penerima dengan kanal frekuensi carrier sebesar 99 MHz.

Pengamatan pada percobaan ini dilakukan dengan mengamati hasil keluaran

100

mixer pada penerima dan hasil keluaran pada pemancar dalam waktu yang

bersamaan. Gambar 4.22 dan Gambar 4.23 menunjukkan bahwa pemancar dan

penerima tidak sinkron, sehingga informasi yang dikirim pemancar tidak dapat

diterima penerima.

IV.2.4. Tunda Waktu

Tunda waktu sebesar 0,25 detik pada proses hopping ditunjukkan seperti

pada Gambar 4.24. Tunda waktu pada percobaan ini dihasilkan oleh program dari

mikrokontroler ATTINY1323. Pengamatan tunda waktu dilakukan dengan

mengamati periode sinyal yang dihasilkan oleh counter (pencacah) pada blok tone

generator. Persamaan yang dapat digunakan untuk mendapatkan tunda waktu

adalah

∆ |H H| ∆ |260 JK 12 JK|

∆ 256 JK

101

Gambar 4.24. Tunda waktu selama 0.25 detik.

Hasil pengamatan pada Gambar 4.24 menunjukkan tunda waktu yang

dihasilkan sebesar 256 ms. Persen error dari tunda waktu yang diukur dengan

tunda waktu dalam perancangan adalah L<,;M<,;<,; L , 100% 2,4%. Dengan

persen error 2,4% tunda waktu masih dapat bekerja dengan baik. Berdasarkan

hasil persen error antara pengamatan dan perhitungan menunjukkan bahwa tunda

waktu sebesar 0,25 detik mampu dicapai.

IV.3 Hasil Pengujian Tiap Blok

IV.3.1 Hasil Pengujian Dan Pengamatan Tone Generator

Pengamatan pada keluaran tone generator dimaksudkan untuk mengetahui

bentuk sinyal maupun komponen frekuensi penyusun sinyal DTMF. Pada

perancangan sinyal DTMF yang dihasilkan tone generator disusun oleh

102

penggabungan dari dua kelompok frekuensi. Kedua kelompok frekuensi adalah

kelompok frekuensi rendah dan kelompok frekuensi tinggi. Gambar 4.25 sampai

Gambar 4.28 menunjukkan contoh hasil tone 1 sampai tone 4 yang dihasilkan

oleh tone generator.

Gambar 4.25. Tone 1 hasil pengiriman angka 1 dari mikrokontroler.

Spektrum frekuensi pada Gambar 4.25 dapat dilihat bahwa tone 1 hasil

pengiriman angka 1 dari mikrokontroler memiliki komponen frekuensi antara lain

700 Hz dan 1240 Hz. Hasil yang diperoleh dari pengujian tone generator sesuai

dengan perancangan. Pada perancangan keluaran dari IC MT8888 adalah 699.1

Hz dan 1215.9 Hz. Komponen frekuensi yang membentuk tone 1 masih sesuai

sehingga tone decoder masih mampu menterjemahkan menjadi sandi biner 0001.

Toleransi pergeseran untuk kelompok frekuensi rendah adalah:

700 699.1699.1 , 100 % 0,128 %

Toleransi pergeseran untuk kelompok frekuensi tinggi adalah:

103

1240 1215.91215.9 , 100 % 1,982 %









700 699.1699.1 , 100 % 0,128 %


1360 1331.71331.7 , 100 % 2.125%

104






Hz dan 1471,9 Hz. Komponen frekuensi yang membentuk tone 3 masih sesuai



700 699.1699.1 , 100 % 0,128 %


1500 1471,91471,9 , 100 % 1.91%

105




780 Hz dan 1240 Hz. Pada perancangan keluaran dari IC MT8888 adalah 766.2




780 766.2766.2 , 100 % 1,80 %


1240 1215.91215.9 , 100 % 1,982 %

Hasil lengkap untuk keempat tone yang dihasilkan oleh tone generator

dapat dilihat pada Tabel 4.3.

106

Tabel 4.3. Hasil lengkap dari output tone generator.

Masukan dari

mikrokontroler

Kelompok frekuensi rendah

(Hz)

Kelompok frekuensi tinggi

(Hz)

Hasil

teoritis

Hasil

percobaan

Galat

(%)

Hasil

teoritis

Hasil

percobaan

Galat

(%)

0001 699.1 700 0,128 1215.9 1240 1,982

0010 699.1 700 0,128 1331.7 1360 2.125

0011 699.1 700 0,128 1471,9 1500 1.91

0100 766.2 780 1,80 1215.9 1240 1,982

IV.3.2 Hasil Pengujian Dan Pengamatan Mixer Audio

Mixer audio digunakan untuk menggabungkan sinyal informasi dengan

sinyal DTMF yang dihasilkan dari tone generator, sehingga dapat digunakan

untuk masukan pada VCO (Voltage Controlled Oscillator). Gabungan dari dua

sinyal tersebut akan memodulasi sinyal carrier dalam rangkaian VCO. Hasil

pengujian dan pengukuran pada mixer audio sebagai pencampur dua sinyal

ditunjukkan pada Gambar 4.29. Data untuk sinyal DTMF atau tone dan sinyal

informasi yang lain dapat dilihat pada lampiran.

107

Gambar 4.29. Hasil penggabungan antara tone 1 (sinyal DTMF)

dan sinyal informasi 5 KHz.

Pada Gambar 4.29 terlihat bahwa output rangkaian mixer audio

mempunyai tiga frekuensi yang menyusun kedua sinyal tersebut. Ketiga frekuensi

yang menyusun kedua sinyal yaitu frekuensi 5 kHz , 700 Hz dan 1240 Hz.

Frekuensi 700 Hz dan 1240 Hz merupakan frekuensi yang menyusun tone 1,

sedangkan frekuensi 5 kHz yang menyusun sinyal informasi.

IV.4 Hasil Pengujian Dan Pengamatan Bagian Penerima

IV.4.1 Hasil Pengujian Dan Pengamatan Tone Decoder

Sinyal keluaran yang dihasilkan tone generator digunakan sebagai Input

untuk rangkaian tone decoder. Rangkaian tone decoder akan aktif saat

memperoleh masukan sinyal DTMF dari rangkaian tone generator. Sinyal DTMF

atau tone yang diterima oleh rangkaian tone decoder akan diartikan menjadi

108

bilangan biner 4-bit. Rangkaian tone decoder mempunyai 4 buah keluaran yaitu

D3, D2, D1, dan D0 yang merupakan keluaran biner 4-bit. Selain itu, rangkaian

tone decoder juga mempunyai keluaran delay steering (StD) yang merupakan

keluaran pengendali tundaan. Keluaran delay steering (StD) akan tinggi, jika ada

sinyal DTMF yang dideteksi. Hasil output biner 4-bit dari rangkaian tone decoder

dapat dilihat pada tabel 4.4.

Tabel 4.4. Tabel output tone decoder untuk keempat tone.

Tone

f1

(Hz)

f2

(Hz)

D3 D2 D1 D0

StD

1 700 1240 0 0 0 1 1

2 700 1360 0 0 1 0 1

3 700 1500 0 0 1 1 1

4 800 1240 0 1 0 0 1

Dari tabel 4.4 dapat dilihat bahwa tone 1 yang terdiri dari frekuensi 700 Hz

dan 1240 Hz diubah menjadi bilangan biner 0001 oleh tone decoder. Tegangan

yang dihasilkan saat keluaran biner 4-bit berlogika tinggi sebesar 4,678 V,

sedangkan tegangan untuk keluaran StD sebesar 4.75 V. Output dari tone decoder

terhubung ke rangkaian mikrokontroler ATTINY2313. Dalam perangkat ini,

mikrokontroler ATTINY2313 berfungsi untuk memberi input untuk rangkaian

demultiplekser 4 bit ke 16 jalur dan transistor sebagai saklar. Demultiplekser 4 bit

109

ke 16 jalur dan transistor sebagai saklar berfungsi sebagai pengatur rangkaian

pembagi terprogram untuk membangkitkan frekuensi carrier.

IV.4.2. Hasil Pengamatan Pada Penampil

Pada rangkaian BCD ke seven segmen menggunakan IC 74LS48 yang

digunakan untuk mengubah bilangan biner 4-bit menjadi desimal. Hasil

pengamatan pada rangkaian penampil dapat dilihat pada Gambar 4.30 sampai

dengan Gambar 4.33.

Gambar 4.30. Contoh gambar tone 1 pada seven segmen.


110



Hasil yang ditunjukkan Gambar 4.30 sampai dengan Gambar 4.33

merupakan display dari sinyal sinkronisasi yang dihasilkan oleh tone generator

maupun yang diterima oleh tone decoder. Pengujian sinkronisasi antara pemancar

dan penerima FM FH dapat diketahui dari sinyal sinkronisasi berupa sinyal

DTMF yang dikirim maupun yang diterima. Jika pada tone generator dikirim

satu, maka tone decoder harus mendeteksi satu juga.

111

IV.4.3. Hasil pengamatan pada Demultipleksing 4-bit ke 16 jalur

Demultipleksing 4-bit ke 16 jalur digunakan untuk mendekode semua

kombinasi yang mungkin dari bilangan biner 4 bit. Kombinasi tersebut dapat

dilihat pada tabel 4.5.

Tabel 4.5. kombinasi bilangan biner 4-bit menjadi 16 jalur.

desimal

Masukan

biner

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

D3 D2 D1 D0

1 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0

2 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0

3 0 0 1 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0

4 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0

Dari Tabel 4.5 dapat dilihat bahwa jika demultiplekser memperoleh input

0001 dari rangkaian mikrokontroler, maka output kaki yang terhubung ke

transistor sebagai saklar 1 akan berlogika tinggi. Jika salah satu kaki output dari

demultiplekser berlogika tinggi, maka kaki output yang lain akan berlogika

rendah.

Rangkaian dekoder 4-bit ke 16 jalur hanya digunakan untuk

mengkombinasikan bilangan biner 4-bit, sehingga output demultiplekser dapat

dihubungkan ke rangkaian transistor sebagai saklar. Keluaran dari rangkaian

112

demultiplekser 4-bit ke 16 jalur saat logika tinggi mempunyai tegangan sebesar

4.94 V.

IV.4.4. Pengujian Rangkaian Transistor Sebagai Saklar

Transistor yang digunakan pada alat ini yaitu tipe C 9014, yang berfungsi

untuk mengontrol rangkaian pembagi terprogram. Transistor akan ON, jika

memperoleh tegangan masukan dari dekoder 4-bit ke 16 jalur sehingga akan

mengaktifkan rangkaian pembagi terprogram. Jika transistor tidak memperoleh

tegangan masukan, maka transistor akan OFF. Saat transistor dalam keadaan

saturasi VCE sama dengan VCC sehingga rangkaian pembagai terprogram

mendapat tegangan masukan sebesar 5 V. Hasil yang perngukuran pada input

transistor sebagai saklar seperti pada tabel 4.6. Galat antara hasil pengukuran

dengan hasil perhitungan dapat dihitung sebagai berikut:

Galat error pada Vin adalah R,7R;; , 100 % 1,2 %

Galat error pada Vout adalah R,7;; , 100 % 14,2 %

113

Tabel 4.6. Hasil perhitungan dan pengukuran tegangan input dan output pada

transistor sebagai saklar.

No.

Perhitungan Pengukuran Galat (%)

Vin

(Volt)

Vout

(Volt)

Vin

(Volt)

Vout

(Volt)

Vin

(Volt)

Vout

(Volt)

1 5 5 4.94 4.29 1,2 % 14,2 %

2 5 5 4.94 4.29 1,2 % 14,2 %

3 5 5 4.94 4.29 1,2 % 14,2 %

4 5 5 4.94 4.29 1,2 % 14,2 %

114

BAB V

KESIMPULAN DAN SARAN

V.1. Kesimpulan

Berdasarkan hasil pengamatan, maka penelitian yang dilakukan dapat

diambil beberapa kesimpulan, yaitu :

1. Alat subsistem sinkronisasi yang dibuat bekerja dengan baik sesuai

perancangan.

2. Perangkat subsistem sinkronisasi pada pemancar dapat menghasilkan

sinyal DTMF yang dicampur dengan sinyal informasi.

3. Perangkat subsistem sinkronisasi pada penerima dapat mendeteksi sinyal

DTMF yang diterima oleh perangkat penerima radio.

4. Perangkat subsistem sinkronisasi dapat melakukan sinkronisasi antara

perangkat pemancar dan penerima FM FH.

V.2. Saran

Penelitian ini dapat lebih disempurnakan dengan memperhatikan beberapa

hal, yaitu :

1. Perangkat pemancar dan penerima radio yang akan digunakan untuk

komunikasi yang sinkron harus mempunyai kriteria yang sama, pada

pemancar tidak menggandung banyak noise dan harmonisanya tidak besar.

115

2. Perangkat subsistem sinkronisasi dapat dikembangkan lagi dengan

menambahkan beberapa program pada mikrokontroler ATTINY2314.

3. Pengembangan penelitian ini dapat dilakukan dengan menambah jumlah

frekuensi hopping berbasis mikrokontroler.

4. Perangkat penampil dapat menggunakan indikator lain selain seven

segment, antara lain dengan menggunakan LCD.

116

DAFTAR PUSTAKA

[1] http://www2.kompas.com/kompas-cetak/0311/14/muda/685510.htm.

[2] Hioki, Warren., Telecommunication, 3rd edition. Prentice Hall, 1998.

[3] Rustamaji dan Elan, Djaelani., Pemancar Frequency Hooping Spread Spectrum

untuk pengamanan sinyal informasi. IT jurnal, 2002.

[4] Kennedy, George, Electronic Communication System 3rd edition, Mcgraw Hill

Book Company, 1984.

[5] Shrader, R.L, Komunikasi Elektronika, Erlangga, Jakarta,1989.

[6] Dennis Roddy, Kamal Idris, Jhon Coolen., Electronic Communication 3rd

edition,

Prentice Hall Inc, New Jersey, 1995.

[7] Malik.R, Norbert, Electronic Circuits Analysis, Simulation and Design, Prentice –

Hall international Inc, 1995.

[8] Wijaya, Damar, “Peningkatan Kapasitas Sistem dan Kualitas Sinyal Pada Jaringan

GSM dengan Frekuensi Hopping”, Majalah SIGMA., vol 5. No 2, hal. 171-183,

Juli 2002.

[9] http://www.informatika.lipi.go.id/pemancar-frequency-hopping-spread-spectrum-

untuk-pengamanan-sinyal-informasi.

[10] Kihara Masaki, Sadayasu Ono, Pekka Eskelinen, Digital Clock For

Synchronization and Communications, Artech House Boston, London, 2003.

[11] Malvino, Albert Paul, Prinsip-Prinsip Elektronika, Mc Graw Hill Education,

Salemba Teknika, 1995.

117

117

[12] _____, ______, ATTINY2313 8-bit Microcontroller with 2K Bytes In-System

Programmable Flash, www.ATMEL.com

[13] _____, ______, MT8888C/MT8888C-1 Integrated DTMFTransceiver with Intel

Micro Interface, MITEL, 1995.

[14] http://www.epanorama.net/circuits/linemixer.html.

[15] _____, ______, MT8870D/MT8870D-1 Integrated DTMF Receiver, MITEL, 1999.

[16] Malvino, A, P, 1994, Prinsip-prinsip Elektronika (terjemahan Barmawi, M dan Tjia,

M, O), penerbit Erlangga, Jakarta.

[17] _____, ________, CD4514BC/CD4515BC CMOS 4-Bit Latched/4-to-16 Line

Decoders, Fairchild Semiconductors, 2000.

[18] _____, ______, SN54/74LS48 Bcd To 7-Segment Decoder, MOTOROLA.

[19] Boylestad. Nashelsky. Electronic Devices & Circuit Theory 7rd

Edition. New

Jersey:Prentice Hall. 1999.

LAMPIRAN

L1

330

330

Y2

12 MHz

D1

C430 pF

Keypad 1

330

R4

5 k

13

2

C3

10 nF

330

R3

100

D2 D0

C1 100 nF

R6

5 k

13

2

C5

10nF

Keypad 3

D3

330

ATTINY2313

12345678910

20191817161514131211

R547 k

C2

10

0 n

F5 V

C1

10 uFC730 pF

Output Mixer audio ke VCO

MT8888C

12345678910

20191817161514131211

C2

10 uF

330

R2

10

k

Output ATTINY2313 Ke CD4514

Keypad 2

J1

74LS48

BCLTRBIRBODAGND

VCCfgabcde

330

Sev

en

Seg

men

e d 3 c 5

g f 8 a b

Y1

3,5

79

5 M

Hz

Sinyal Informasi

50 k

Reset

L2

330

R4

375k

INPUT dari OUTPUT BPF

R1

47 k

D3

LED

D5

LED

1 k

74LS48

12345678

161514131211109

1 k

1 k

330

D4

LED

D3

C3

30 pF

D1

1 k

330

Output ATTINY2313 ke CD4514

AT

TIN

Y2313

1 2 3 4 5 6 7 8 9 10

20

19

18

17

16

15

14

13

12

11

R3

100k

1 k

330

C9

100n

C10100 nF

D2

Q1

12 MHz

Y2

3,5

69545 M

Hz

330

MT8870D

1

3

5

7

911

13

15

172

4

6

810

12

14

16

18

D1

LED

330

Seven S

egm

en

e d 3 c 5

g f 8 a b

D0

C1

10 nF

330

5 V

C2

30 pF

D2

LED

R2

100k

S1

L3

C3

10 nF

R5

5k6

5 V

R1122 k

R123k6

R76k8

R3

6k8

R1315 k

R1422 k

R153k6

C1

10 nF

R83 k

OUTPUT ke Tone Decoder

R2

3 k

R10

3k6

LM358

1234 5

678

R1

6k8

R4

3 k

R9

22 k

R6

150

C4

10 nF

C210 nF

INPUT

Ke switch F2

Q29014

3

2

1

R5

1K2

R8

1K2

D0

D3

LED

D1R6

1K2

Ke switch F1

Ou

tpu

t d

ari

AT

TIN

Y2

31

3

Ke switch F4

D2

Q19014

32

1

CD4514

123456789101112

242322212019181716151413

D1

LED

Ke switch F3

R41 k

Q39014

3

2

1

D4

LED

Q49014

3

2

1

R31 k

R7

1K2

5 V

R11 k

C1

33

uF

D3

5 V

R21 k

D2

LED

L4

C3

10 nF

C2

10 nF

5 V

C1

10 nF

ATTINY2313

12345678910

20191817161514131211

Keypad 3Keypad 1 Keypad 2

Rangkaian keypad

L5

Listing program untuk rangkaian tone generator

//**************************************************************************

// File Name : 'mt88.c'

// Title : ATtiny 2313 based Sinkronisasi

// Author : Tulus - Copyright (C) 2009

// Created : 2009-02-17

// Revision : 2009-02-17

// Version : 1.0

// Target MCU : Atmel AVR ATTINY 2313

//**************************************************************************

#include <avr/io.h>

#include <inttypes.h>

#include <util/delay.h>

#include <avr/interrupt.h>

#ifndef F_CPU

#define F_CPU 8000000

#endif

// deklarasi variabel global

unsigned char i=0;

unsigned char counter=0;

unsigned char otomatis=1, tekan1=0, tekan2=0, data1, data2;

/*================INITIALIZATION PROCEDURE======================

A software reset must be included at the beginning of all programs to initialize the control

registers after

power up.The initialization procedure should be implemented 100ms after power up.

Description: Control Data

RS0 WR RD b3 b2 b1 b0

1) Read Status Register 1 1 0 X X X X

2) Write to Control Register 1 0 1 0 0 0 0




6) Read Status Register 1 1 0 X X X X

==================================================================

=*/

//======Subroutine INITIALIZATION PROCEDURE=====================

void awal(void)

PORTB = 0x6F|(1<<7); // baca status register

PORTB = 0x30|(1<<7); // menulis untuk control register




PORTB = 0x6F|(1<<7); // baca status register

//================================================================

L6

//=============Subroutine kirim=====================================

void kirim( unsigned char x, unsigned char y )

if ( x==1) (PORTB=0x11|(1<<7)); //_delay_us(1);

if ( y==1) (PORTD=0x01|(1<<5)|(1<<6)); //_delay_us(1);







PORTB= 0x3D|(1<<7);_delay_us(1); PORTB= 0x7F|(1<<7); // set up control

register A

PORTB= 0x33|(1<<7);_delay_us(1); PORTB= 0x7F|(1<<7); // set up control

register B

PORTB= 0x50|(1<<7); _delay_us(1); PORTB= 0x7F|(1<<7); // set up WR, RD, RSO

//==============================================================

void pin1(void)

if (otomatis==1)

if (OCR1A>=64000)

OCR1A=64000;

return;

OCR1A+=2000;

TCNT1=0;

else if (otomatis==0)

data1+=tekan1;

if (data1==2)

data1=0;

kirim(1,1);

if (data1==1&&data2==1)

data1=0;

data2=0;

kirim(3,3);

void pin2(void)

L7

if (otomatis==1)

if (OCR1A<=2000)

OCR1A=2000;

return;

OCR1A-=2000;

TCNT1=0;


data2+=tekan1;

if (data2==2)

data2=0;

kirim(2,2);

if (data1==1&&data2==1)

data1=0;

data2=0;

kirim(4,4);

//================================================================

//=========================Program manual_otomatis ===================

void manual_otomatis(void)

if (otomatis==0)

otomatis=1;

sei();


otomatis=0;

cli();

//=========================Program cek_pin ==========================

void cek_pin(void)

while(1)

if (bit_is_clear(PIND,5))

L8

i=1;

break;

if (bit_is_clear(PIND,6))

i=2;

break;

if (bit_is_clear(PINB,7))

i=3;

break;

//=========================Program proses ==========================

void proses(void)

switch ( i )

case 1:

manual_otomatis();

break;

case 2:

tekan1=1;

pin1();

break;

case 3:

tekan2=1;

pin2();

break;

ISR(TIMER1_COMPA_vect)

counter++;

if (counter==1)

kirim (1,1);

if (counter==2)

kirim (2,2);

if (counter==3)

kirim (3,3);

if (counter==4)

kirim (4,4);

counter=0;

L9

//=========================Program Utama=========================

int main(void)

// PORT initialization

PORTB=0x80;

DDRB=0x7F;

PORTD=0b11100000;

DDRD=0b00011111;

_delay_ms(500);

awal();

_delay_ms(10); // tunda selama 10 ms

//===================Subroutine timer=================================

TCCR1A=0;

TCCR1B|=(1<<WGM12)|(1<<CS12)|(0<<CS11)|(1<<CS10);

OCR1A=2000;

TIMSK=(1<<OCIE1A);

sei();

//=================================================================

while (1)

cek_pin();

proses();

//=================================================================

Listing program untuk rangkaian tone decoder

//*****************************************************************

// File Name : 'mt88.c'

// Title : ATtiny 2313 based sinkronisasi

// Author : Tulus - Copyright (C) 2009

// Created : 2009-02-17

// Revision : 2009-02-17

// Version : 1.0

// Target MCU : Atmel AVR ATTINY 2313

//*******************************************************************

#include <avr/io.h>

#include <inttypes.h>

#include <util/delay.h>

#include <avr/interrupt.h>

L10

#ifndef F_CPU

#define F_CPU 12000000

#endif

void cek_data(void)

while(1)

if ((PIND&0x0F)==0x01)

PORTB=0x22;

break;


PORTB=0x33;

break;


PORTB=0x44;

break;


PORTB=0x11;

break;

//=========================Program Utama=======================

int main(void)

// PORT initialization

PORTB=0x00;

DDRB=0xFF;

PORTD=0x7F;

DDRD=0x00;

PORTB=0x11;

_delay_ms(500);

while (1)

cek_data();

L11

Data frekuensi carrier pada VCO (Voltage Controlled Oscillator)

1. Frekuensi carrier 97 MHz



L12


Data spektrum frekuensi sinyal DTMF dan sinyal informasi

Frekuensi sinyal DTMF 1 atau tone 1 pada Mixer audio

1. Sinyal informasi 4 kHz


L13





L14






L15






L16





L17






L18



2543DS–AVR–03/04

Features• Utilizes the AVR® RISC Architecture• AVR – High-performance and Low-power RISC Architecture

– 120 Powerful Instructions – Most Single Clock Cycle Execution– 32 x 8 General Purpose Working Registers– Fully Static Operation– Up to 24 MIPS Throughput at 24 MHz

• Data and Non-volatile Program and Data Memories– 2K Bytes of In-System Self Programmable Flash

Endurance 10,000 Write/Erase Cycles– 128 Bytes In-System Programmable EEPROM

Endurance: 100,000 Write/Erase Cycles– 128 Bytes Internal SRAM– Programming Lock for Flash Program and EEPROM Data Security

• Peripheral Features– One 8-bit Timer/Counter with Separate Prescaler and Compare Mode– One 16-bit Timer/Counter with Separate Prescaler, Compare and Capture Modes– Four PWM Channels– On-chip Analog Comparator– Programmable Watchdog Timer with On-chip Oscillator– USI – Universal Serial Interface– Full Duplex USART

• Special Microcontroller Features– debugWIRE On-chip Debugging– In-System Programmable via SPI Port– External and Internal Interrupt Sources– Low-power Idle, Power-down, and Standby Modes– Enhanced Power-on Reset Circuit– Programmable Brown-out Detection Circuit– Internal Calibrated Oscillator

• I/O and Packages– 18 Programmable I/O Lines– 20-pin PDIP, 20-pin SOIC, and 32-pin MLF

• Operating Voltages– 1.8 - 5.5V (ATtiny2313)

• Speed Grades– ATtiny2313V: 0 - 6 MHz @ 1.8 - 5.5V, 0 - 12 MHz @ 2.7 - 5.5V– ATtiny2313: 0 - 12 MHz @ 2.7 - 5.5V, 0 - 24 MHz @ 4.5 - 5.5V

• Power Consumption Estimates– Active Mode

1 MHz, 1.8V: 300 µA32 kHz, 1.8V: 20 µA (including oscillator)

– Power-down Mode< 0.2 µA at 1.8V

8-bit Microcontroller with 2K Bytes In-SystemProgrammable Flash

ATtiny2313/V

PreliminarySummary

Rev. 2543DS–AVR–03/04

Note: This is a summary document. A complete documentis available on our Web site at www.atmel.com.

2 ATtiny2313/V2543DS–AVR–03/04

Pin Configurations Figure 1. Pinout ATtiny2313

Overview The ATtiny2313 is a low-power CMOS 8-bit microcontroller based on the AVRenhanced RISC architecture. By executing powerful instructions in a single clock cycle,the ATtiny2313 achieves throughputs approaching 1 MIPS per MHz allowing the systemdesigner to optimize power consumption versus processing speed.

(RESET/dW)PA2(RXD)PD0(TXD)PD1

(XTAL2)PA1(XTAL1)PA0

(CKOUT/XCK/INT0)PD2(INT1)PD3

(T0)PD4(OC0B/T1)PD5

GND

20191817161514131211

12345678910

VCCPB7(UCSK/SCK/PCINT7)PB6(DO/PCINT6)PB5(DI/SDA/PCINT5)PB4(OC1B/PCINT4)PB3(OC1A/PCINT3)PB2(OC0A/PCINT2)PB1(AIN1/PCINT1)PB0(AIN0/PCINT0)PD6(ICP)

PDIP/SOIC

3

ATtiny2313/V

2543DS–AVR–03/04

Block Diagram

Figure 2. Block Diagram

PROGRAMCOUNTER

PROGRAM FLASH

INSTRUCTIONREGISTER

GND

VCC

INSTRUCTIONDECODER

CONTROLLINES

STACKPOINTER

SRAM

GENERALPURPOSEREGISTER

ALU

STATUSREGISTER

PROGRAMMINGLOGIC

SPI

8-BIT DATA BUS

XTAL1 XTAL2

RESET

INTERNALOSCILLATOR

OSCILLATOR

WATCHDOG TIMER

TIMING ANDCONTROL

MCU CONTROLREGISTER

MCU STATUSREGISTER

TIMER/COUNTERS

INTERRUPTUNIT

EEPROM

USI

USART

AN

ALO

GC

OM

PAR

ATO

R

DATA REGISTERPORTB

DATA DIR.REG. PORTB

DATA REGISTERPORTA

DATA DIR.REG. PORTA

PORTB DRIVERS

PB0 - PB7

PORTA DRIVERS

PA0 - PA2

DATA REGISTERPORTD

DATA DIR.REG. PORTD

PORTD DRIVERS

PD0 - PD6

ON-CHIPDEBUGGER

INTERNALCALIBRATEDOSCILLATOR


The AVR core combines a rich instruction set with 32 general purpose working registers.All the 32 registers are directly connected to the Arithmetic Logic Unit (ALU), allowingtwo independent registers to be accessed in one single instruction executed in one clockcycle. The resulting architecture is more code efficient while achieving throughputs up toten times faster than conventional CISC microcontrollers.

The ATtiny2313 provides the following features: 2K bytes of In-System ProgrammableFlash, 128 bytes EEPROM, 128 bytes SRAM, 18 general purpose I/O lines, 32 generalpurpose working registers, a single-wire Interface for On-chip Debugging, two flexibleTimer/Counters with compare modes, internal and external interrupts, a serial program-mable USART, Universal Serial Interface with Start Condition Detector, a programmableWatchdog Timer with internal Oscillator, and three software selectable power savingmodes. The Idle mode stops the CPU while allowing the SRAM, Timer/Counters, andinterrupt system to continue functioning. The Power-down mode saves the register con-tents but freezes the Oscillator, disabling all other chip functions until the next interruptor hardware reset. In Standby mode, the crystal/resonator Oscillator is running while therest of the device is sleeping. This allows very fast start-up combined with low-powerconsumption.

The device is manufactured using Atmel’s high density non-volatile memory technology.The On-chip ISP Flash allows the program memory to be reprogrammed In-Systemthrough an SPI serial interface, or by a conventional non-volatile memory programmer.By combining an 8-bit RISC CPU with In-System Self-Programmable Flash on a mono-lithic chip, the Atmel ATtiny2313 is a powerful microcontroller that provides a highlyflexible and cost effective solution to many embedded control applications.

The ATtiny2313 AVR is supported with a full suite of program and system developmenttools including: C Compilers, Macro Assemblers, Program Debugger/Simulators, In-Cir-cuit Emulators, and Evaluation kits.

5

ATtiny2313/V

2543DS–AVR–03/04

Pin Descriptions

VCC Digital supply voltage.

GND Ground.

Port A (PA2..PA0) Port A is a 3-bit bi-directional I/O port with internal pull-up resistors (selected for eachbit). The Port A output buffers have symmetrical drive characteristics with both high sinkand source capability. As inputs, Port A pins that are externally pulled low will sourcecurrent if the pull-up resistors are activated. The Port A pins are tri-stated when a resetcondition becomes active, even if the clock is not running.

Port A also serves the functions of various special features of the ATtiny2313 as listedon page 52.

Port B (PB7..PB0) Port B is an 8-bit bi-directional I/O port with internal pull-up resistors (selected for eachbit). The Port B output buffers have symmetrical drive characteristics with both high sinkand source capability. As inputs, Port B pins that are externally pulled low will sourcecurrent if the pull-up resistors are activated. The Port B pins are tri-stated when a resetcondition becomes active, even if the clock is not running.

Port B also serves the functions of various special features of the ATtiny2313 as listedon page 52.

Port D (PD6..PD0) Port D is a 7-bit bi-directional I/O port with internal pull-up resistors (selected for eachbit). The Port D output buffers have symmetrical drive characteristics with both high sinkand source capability. As inputs, Port D pins that are externally pulled low will sourcecurrent if the pull-up resistors are activated. The Port D pins are tri-stated when a resetcondition becomes active, even if the clock is not running.

Port D also serves the functions of various special features of the ATtiny2313 as listedon page 55.

RESET Reset input. A low level on this pin for longer than the minimum pulse length will gener-ate a reset, even if the clock is not running. The minimum pulse length is given in Table15 on page 33. Shorter pulses are not guaranteed to generate a reset. The Reset Inputis an alternate function for PA2 and dW.

XTAL1 Input to the inverting Oscillator amplifier and input to the internal clock operating circuit.XTAL1 is an alternate function for PA0.

XTAL2 Output from the inverting Oscillator amplifier. XTAL2 is an alternate function for PA1.

Figure 3.


Register SummaryAddress Name Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 Page

0x3F (0x5F) SREG I T H S V N Z C 7

0x3E (0x5E) Reserved – – – – – – – –

0x3D (0x5D) SPL SP7 SP6 SP5 SP4 SP3 SP2 SP1 SP0 10

0x3C (0x5C) OCR0B Timer/Counter0 – Compare Register B 76

0x3B (0x5B) GIMSK INT1 INT0 PCIE – – – – – 59

0x3A (0x5A) EIFR INTF1 INTF0 PCIF – – – – – 60

0x39 (0x59) TIMSK TOIE1 OCIE1A OCIE1B – ICIE1 OCIE0B TOIE0 OCIE0A 77, 108

0x38 (0x58) TIFR TOV1 OCF1A OCF1B – ICF1 OCF0B TOV0 OCF0A 77

0x37 (0x57) SPMCSR – – – CTPB RFLB PGWRT PGERS SELFPRGEN 154

0x36 (0x56) OCR0A Timer/Counter0 – Compare Register A 76

0x35 (0x55) MCUCR PUD SM1 SE SM0 ISC11 ISC10 ISC01 ISC00 52

0x34 (0x54) MCUSR – – – – WDRF BORF EXTRF PORF 36

0x33 (0x53) TCCR0B FOC0A FOC0B – – WGM02 CS02 CS01 CS00 75

0x32 (0x52) TCNT0 Timer/Counter0 (8-bit) 76

0x31 (0x51) OSCCAL – CAL6 CAL5 CAL4 CAL3 CAL2 CAL1 CAL0 25

0x30 (0x50) TCCR0A COM0A1 COM0A0 COM0B1 COM0B0 – – WGM01 WGM00 72

0x2F (0x4F) TCCR1A COM1A1 COM1A0 COM1B1 COM1BO – – WGM11 WGM10 103

0x2E (0x4E) TCCR1B ICNC1 ICES1 – WGM13 WGM12 CS12 CS11 CS10 106

0x2D (0x4D) TCNT1H Timer/Counter1 – Counter Register High Byte 107

0x2C (0x4C) TCNT1L Timer/Counter1 – Counter Register Low Byte 107

0x2B (0x4B) OCR1AH Timer/Counter1 – Compare Register A High Byte 107

0x2A (0x4A) OCR1AL Timer/Counter1 – Compare Register A Low Byte 107

0x29 (0x49) OCR1BH Timer/Counter1 – Compare Register B High Byte 108

0x28 (0x48) OCR1BL Timer/Counter1 – Compare Register B Low Byte 108

0x27 (0x47) Reserved – – – – – – – –

0x26 (0x46) CLKPR CLKPCE – – – CLKPS3 CLKPS2 CLKPS1 CLKPS0 27

0x25 (0x45) ICR1H Timer/Counter1 - Input Capture Register High Byte 108

0x24 (0x44) ICR1L Timer/Counter1 - Input Capture Register Low Byte 108

0x23 (0x43) GTCCR – – – – – – – PSR10 80

0x22 (ox42) TCCR1C FOC1A FOC1B – – – – – – 107

0x21 (0x41) WDTCSR WDIF WDIE WDP3 WDCE WDE WDP2 WDP1 WDP0 41

0x20 (0x40) PCMSK PCINT7 PCINT6 PCINT5 PCINT4 PCINT3 PCINT2 PCINT1 PCINT0 60

0x1F (0x3F) Reserved – – – – – – – –

0x1E (0x3E) EEAR – EEPROM Address Register 15

0x1D (0x3D) EEDR EEPROM Data Register 16

0x1C (0x3C) EECR – – EEPM1 EEPM0 EERIE EEMPE EEPE EERE 16

0x1B (0x3B) PORTA – – – – – PORTR2 PORTA1 PORTA0 57

0x1A (0x3A) DDRA – – – – – DDA2 DDA1 DDA0 57

0x19 (0x39) PINA – – – – – PINA2 PINA1 PINA0 57

0x18 (0x38) PORTB PORTB7 PORTB6 PORTB5 PORTB4 PORTB3 PORTB2 PORTB1 PORTB0 57

0x17 (0x37) DDRB DDB7 DDB6 DDB5 DDB4 DDB3 DDB2 DDB1 DDB0 57

0x16 (0x36) PINB PINB7 PINB6 PINB5 PINB4 PINB3 PINB2 PINB1 PINB0 57

0x15 (0x35) GPIOR2 General Purpose I/O Register 2 20



0x12 (0x32) PORTD – PORTD6 PORTD5 PORTD4 PORTD3 PORTD2 PORTD1 PORTD0 57

0x11 (0x31) DDRD – DDD6 DDD5 DDD4 DDD3 DDD2 DDD1 DDD0 57

0x10 (0x30) PIND – PIND6 PIND5 PIND4 PIND3 PIND2 PIND1 PIND0 57

0x0F (0x2F) USIDR USI Data Register 143

0x0E (0x2E) USISR USISIF USIOIF USIPF USIDC USICNT3 USICNT2 USICNT1 USICNT0 144

0x0D (0x2D) USICR USISIE USIOIE USIWM1 USIWM0 USICS1 USICS0 USICLK USITC 145

0x0C (0x2C) UDR UART Data Register (8-bit) 128

0x0B (0x2B) UCSRA RXC TXC UDRE FE DOR UPE U2X MPCM 128

0x0A (0x2A) UCSRB RXCIE TXCIE UDRIE RXEN TXEN UCSZ2 RXB8 TXB8 130

0x09 (0x29) UBRRL UBRRH[7:0] 132

0x08 (0x28) ACSR ACD ACBG ACO ACI ACIE ACIC ACIS1 ACIS0 148

0x07 (0x27) Reserved – – – – – – – –

0x06 (0x26) Reserved – – – – – – – –

0x05 (0x25) Reserved – – – – – – – –

0x04 (0x24) Reserved – – – – – – – –

0x03 (0x23) UCSRC – UMSEL UPM1 UPM0 USBS UCSZ1 UCSZ0 UCPOL 131

0x02 (0x22) UBRRH – – – – UBRRH[11:8] 132

0x01 (0x21) DIDR – – – – – – AIN1D AIN0D 149

0x00 (0x20) Reserved – – – – – – – –

10 ATtiny2313/V2543DS–AVR–03/04

Ordering Information

Note: 1. This device can also be supplied in wafer form. Please contact your local Atmel sales office for detailed ordering informationand minimum quantities.

2. Pb-free packaging alternative.3. See Figure 81 on page 177 and Figure 82 on page 177.

Speed (MHz) Power Supply Ordering Code Package(1) Operation Range

12(3) 1.8 - 5.5V

ATtiny2313V-12PIATtiny2313V-12PJ(2)

ATtiny2313V-12SI

ATtiny2313V-12SJ(2)

20P320P3

20S

20S

Industrial(-40°C to 85°C)

24(3) 4.5 - 5.5V

ATtiny2313V-24PI

ATtiny2313V-24PJ(2)

ATtiny2313V-24SI

ATtiny2313V-24SJ(2)

20P3

20P320S

20S

Industrial(-40°C to 85°C)

Package Type

20P3 20-lead, 0.300" Wide, Plastic Dual Inline Package (PDIP)

20S 20-lead, 0.300" Wide, Plastic Gull Wing Small Outline (SOIC)

13

ATtiny2313/V

2543DS–AVR–03/04

Errata The revision in this section refers to the revision of the ATtiny2313 device.

ATtiny2313 Rev B • Wrong values read after Erase Only operation• Parallel Programming does not work• Watchdog Timer Interrupt disabled

1. Wrong values read after Erase Only operation

At supply voltages below 2.7 V, an EEPROM location that is erased by the EraseOnly operation may read as programmed (0x00).

Problem Fix/Workaround

If it is necessary to read an EEPROM location after Erase Only, use an Atomic Writeoperation with 0xFF as data in order to erase a location. In any case, the Write Onlyoperation can be used as intended. Thus no special considerations are needed aslong as the erased location is not read before it is programmed.

2. Parallel Programming does not work

Parallel Programming is not functioning correctly. Because of this, reprogrammingof the device is impossible if one of the following modes are selected:

– In-System Programming disabled (SPIEN unprogrammed)

– Reset Disabled (RSTDISBL programmed)

Problem Fix/Workaround

Serial Programming is still working correctly. By avoiding the two modes above, thedevice can be reprogrammed serially.

3. Watchdog Timer Interrupt disabled

If the watchdog timer interrupt flag is not cleared before a new timeout occurs, thewatchdog will be disabled, and the interrupt flag will automatically be cleared. This isonly applicable in interrupt only mode. If the Watchdog is configured to reset thedevice in the watchdog time-out following an interrupt, the device works correctly.

Problem fix / Workaround

Make sure there is enough time to always service the first timeout event before anew watchdog timeout occurs. This is done by selecting a long enough time-outperiod.

ATtiny2313 Rev A Revision A has not been sampled.

4-91

Features

• Central office quality DTMF transmitter/receiver

• Low power consumption

• High speed Intel micro interface

• Adjustable guard time

• Automatic tone burst mode

• Call progress tone detection to -30dBm

Applications

• Credit card systems

• Paging systems

• Repeater systems/mobile radio

• Interconnect dialers

• Personal computers

Description

The MT8888C is a monolithic DTMF transceiver withcall progress filter. It is fabricated in CMOStechnology offering low power consumption and highreliability.

The receiver section is based upon the industrystandard MT8870 DTMF receiver while thetransmitter utilizes a switched capacitor D/Aconverter for low distortion, high accuracy DTMFsignalling. Internal counters provide a burst modesuch that tone bursts can be transmitted with precisetiming. A call progress filter can be selected allowinga microprocessor to analyze call progress tones.

The MT8888C utilizes an Intel micro interface, whichallows the device to be connected to a number ofpopular microcontrollers with minimal external logic.The MT8888C-1 is functionally identical to theMT8888C except the receiver is enhanced to acceptlower level signals, and also has a specified lowsignal rejection level.

Ordering InformationMT8888CE/CE-1 20 Pin Plastic DIPMT8888CC/CC-1 20 Pin Ceramic DIPMT8888CS/CS-1 20 Pin SOICMT8888CN/CN-1 24 Pin SSOP

-40°C to +85°C

Figure 1 - Functional Block Diagram

TONE

IN+

IN-

GS

OSC1

OSC2

VDD VRef VSS ESt St/GT

D0

D1

D2

D3

IRQ/CP

RD

CS

R/W

RS0

∑D/A

Converters

Row andColumn

Counters

Transmit DataRegister

DataBus

Buffer

Tone BurstGating Cct.

+

-

OscillatorCircuit

BiasCircuit

ControlLogic

DigitalAlgorithmand CodeConverter

ControlLogic

SteeringLogic

StatusRegister

ControlRegister

A

ControlRegister

B

Receive DataRegister

InterruptLogic

I/OControlLow Group

Filter

High GroupFilter

DialToneFilter

ISSUE 2 May 1995

MT8888C/MT8888C-1Integrated DTMF Transceiver

with Intel Micro Interface

MT8888C/MT8888C-1

4-92

Figure 2 - Pin Connections

Pin Description

Pin #

Name Description20 24

1 1 IN+ Non-inverting op-amp input.

2 2 IN- Inverting op-amp input.

3 3 GS Gain Select . Gives access to output of front end differential amplifier for connection of feedback resistor.

4 4 VRef Reference Voltage output (VDD/2).

5 5 VSS Ground (0V).

6 6 OSC1 Oscillator input. This pin can also be driven directly by an external clock.

7 7 OSC2 Oscillator output. A 3.579545 MHz crystal connected between OSC1 and OSC2 completes the internal oscillator circuit. Leave open circuit when OSC1 is driven externally.

8 10 TONE Output from internal DTMF transmitter.

9 11 WR Write microprocessor input. TTL compatible.

10 12 CS Chip Select input. Active Low. This signal must be qualified externally by address latch enable (ALE) signal, see Figure 12.

11 13 RS0 Register Select input. Refer to Table 3 for bit interpretation. TTL compatible.

12 14 RD Read microprocessor input. TTL compatible.

13 15 IRQ/CP

Interrupt Request/Call Progress (open drain) output. In interrupt mode, this output goes low when a valid DTMF tone burst has been transmitted or received. In call progress mode, this pin will output a rectangular signal representative of the input signal applied at the input op-amp. The input signal must be within the bandwidth limits of the call progress filter, see Figure 8.

14-17

18-21

D0-D3 Microprocessor Data Bus. High impedance when CS = 1 or RD = 1.TTL compatible.

18 22 ESt Early Steering output. Presents a logic high once the digital algorithm has detected a valid tone pair (signal condition). Any momentary loss of signal condition will cause ESt to return to a logic low.

19 23 St/GT Steering Input/Guard Time output (bidirectional). A voltage greater than VTSt detected at St causes the device to register the detected tone pair and update the output latch. A voltage less than VTSt frees the device to accept a new tone pair. The GT output acts to reset the external steering time-constant; its state is a function of ESt and the voltage on St.

20 24 VDD Positive power supply (5V typ.).

8,916,17

NC No Connection.

12345678910 11

12

2019181716151413

IN+IN-GS

VRefVSS

OSC1OSC2TONE

R/WCS

VDDSt/GTEStD3D2D1D0IRQ/CPRDRS0

NC

123456789101112 13

141516

2423222120191817

IN+IN-GS

VRefVSS

OSC1OSC2

NCTONE

R/WCS

VDDSt/GTEStD3D2D1D0NCNCIRQ/CPRDRS0

24 PIN SSOP20 PIN CERDIP/PLASTIC DIP/SOIC

MT8888C/MT8888C-1

4-93

Functional Description

The MT8888C/MT8888C-1 Integrated DTMFTransceiver consists of a high performance DTMFreceiver with an internal gain setting amplifier and aDTMF generator which employs a burst counter tosynthesize precise tone bursts and pauses. A callprogress mode can be selected so that frequencieswithin the specified passband can be detected. TheIntel micro interface allows microcontrollers, such asthe 8080, 80C31/51 and 8085, to access theMT8888C/MT8888C-1 internal registers.

Input Configuration

The input arrangement of the MT8888C/MT8888C-1provides a differential-input operational amplifier aswell as a bias source (VRef), which is used to bias theinputs at VDD/2. Provision is made for connection ofa feedback resistor to the op-amp output (GS) forgain adjustment. In a single-ended configuration, theinput pins are connected as shown in Figure 3.

Figure 4 shows the necessary connections for adifferential input configuration.

Receiver Section

Separation of the low and high group tones isachieved by applying the DTMF signal to the inputsof two sixth-order switched capacitor bandpassfilters, the bandwidths of which correspond to the lowand high group frequencies (see Table 1). Thesefilters incorporate notches at 350 Hz and 440 Hz forexceptional dial tone rejection. Each filter output isfollowed by a single order switched capacitor filtersection, which smooths the signals prior to limiting.Limiting is performed by high-gain comparatorswhich are provided with hysteresis to preventdetection of unwanted low-level signals. The outputsof the comparators provide full rail logic swings atthe frequencies of the incoming DTMF signals.

Figure 3 - Single-Ended Input Configuration

C RIN

RF

IN+

IN-

GS

VRef

VOLTAGE GAIN(AV) = RF / RIN

MT8888C/MT8888C-1

Figure 4 - Differential Input Configuration

0= LOGIC LOW, 1= LOGIC HIGHTable 1. Functional Encode/Decode Table

FLOW FHIGH DIGIT D3 D2 D1 D0

697 1209 1 0 0 0 1

697 1336 2 0 0 1 0

697 1477 3 0 0 1 1

770 1209 4 0 1 0 0

770 1336 5 0 1 0 1

770 1477 6 0 1 1 0

852 1209 7 0 1 1 1

852 1336 8 1 0 0 0

852 1477 9 1 0 0 1

941 1336 0 1 0 1 0

941 1209 * 1 0 1 1

941 1477 # 1 1 0 0

697 1633 A 1 1 0 1

770 1633 B 1 1 1 0

852 1633 C 1 1 1 1

941 1633 D 0 0 0 0

C1

C2

R1

R2R3

R4 R5

IN+

IN-

GS

VRef

MT8888C/

DIFFERENTIAL INPUT AMPLIFIERC1 = C2 = 10 nFR1 = R4 = R5 = 100 kΩR2 = 60kΩ, R3 = 37.5 kΩR3 = (R2R5)/(R2 + R5)

VOLTAGE GAIN(AV diff) - R5/R1

INPUT IMPEDANCE

(ZINdiff) = 2 R12 + (1/ωC)2

MT8888C-1

MT8888C/MT8888C-1

4-94

Following the filter section is a decoder employingdigital counting techniques to determine thefrequencies of the incoming tones and to verify thatthey correspond to standard DTMF frequencies. Acomplex averaging algorithm protects against tonesimulation by extraneous signals such as voice whileproviding tolerance to small frequency deviationsand variations. This averaging algorithm has beendeveloped to ensure an optimum combination ofimmunity to talk-off and tolerance to the presence ofinterfering frequencies (third tones) and noise. Whenthe detector recognizes the presence of two validtones (this is referred to as the “signal condition” insome industry specifications) the “Early Steering”(ESt) output will go to an active state. Anysubsequent loss of signal condition will cause ESt toassume an inactive state.

Steering Circuit

Before registration of a decoded tone pair, thereceiver checks for a valid signal duration (referredto as character recognition condition). This check isperformed by an external RC time constant driven byESt. A logic high on ESt causes vc (see Figure 5) torise as the capacitor discharges. Provided that thesignal condition is maintained (ESt remains high) forthe validation period (tGTP), vc reaches the threshold(VTSt) of the steering logic to register the tone pair,latching its corresponding 4-bit code (see Table 1)into the Receive Data Register. At this point the GToutput is activated and drives vc to VDD. GTcontinues to drive high as long as ESt remains high.Finally, after a short delay to allow the output latch tosettle, the delayed steering output flag goes high,signalling that a received tone pair has beenregistered. The status of the delayed steering flagcan be monitored by checking the appropriate bit inthe status register. If Interrupt mode has beenselected, the IRQ/CP pin will pull low when thedelayed steering flag is active. The contents of the output latch are updated on anactive delayed steering transition. This data ispresented to the four bit bidirectional data bus whenthe Receive Data Register is read. The steeringcircuit works in reverse to validate the interdigitpause between signals. Thus, as well as rejectingsignals too short to be considered valid, the receiverwill tolerate signal interruptions (drop out) too shortto be considered a valid pause. This facility, togetherwith the capability of selecting the steering timeconstants externally, allows the designer to tailorperformance to meet a wide variety of systemrequirements.

Figure 5 - Basic Steering Circuit

Guard Time Adjustment

The simple steering circuit shown in Figure 5 isadequate for most applications. Component valuesare chosen according to the following inequalities(see Figure 7):

tREC ≥ tDPmax+tGTPmax - tDAmintREC ≤ tDPmin +tGTPmin - tDAmaxtID ≥ tDAmax+tGTAmax - tDPmin tDO ≤ tDAmin +tGTAmin - tDPmax

The value of tDP is a device parameter (see ACElectrical Characteristics) and tREC is the minimumsignal duration to be recognized by the receiver. Avalue for C1 of 0.1 µF is recommended for most

Figure 6 - Guard Time Adjustment

VDD

VDD

St/GT

ESt

C1

Vc

R1

MT8888C/

tGTA = (R1C1) In (VDD / VTSt)

tGTP = (R1C1) In [VDD / (VDD-VTSt)]

MT8888C-1

VDD

St/GT

ESt

VDD

St/GT

ESt

C1

R1 R2

C1

R1 R2

tGTA = (R1C1) In (VDD/VTSt)

tGTP = (RPC1) In [VDD / (VDD-VTSt)]

RP = (R1R2) / (R1 + R2)

tGTA = (RpC1) In (VDD/VTSt)

tGTP = (R1C1) In [VDD / (VDD-VTSt)]

RP = (R1R2) / (R1 + R2)

a) decreasing tGTP; (tGTP < tGTA)

b) decreasing tGTA; (tGTP > tGTA)

MT8888C/MT8888C-1

4-95

applications, leaving R1 to be selected by thedesigner. Different steering arrangements may beused to select independent tone present (tGTP) andtone absent (tGTA) guard times. This may benecessary to meet system specifications which placeboth accept and reject limits on tone duration andinterdigital pause. Guard time adjustment also allowsthe designer to tailor system parameters such as talkoff and noise immunity.

Increasing tREC improves talk-off performance sinceit reduces the probability that tones simulated byspeech will maintain a valid signal condition longenough to be registered. Alternatively, a relativelyshort tREC with a long tDO would be appropriate forextremely noisy environments where fast acquisitiontime and immunity to tone drop-outs are required.Design information for guard time adjustment isshown in Figure 6. The receiver timing is shown inFigure 7 with a description of the events in Figure 9.

Call Progress Filter

A call progress mode, using the MT8888C/MT8888C-1, can be selected allowing the detectionof various tones, which identify the progress of atelephone call on the network. The call progresstone input and DTMF input are common, however,call progress tones can only be detected when CP

mode has been selected. DTMF signals cannot bedetected if CP mode has been selected (see Table7). Figure 8 indicates the useful detect bandwidth ofthe call progress filter. Frequencies presented to theinput, which are within the ‘accept’ bandwidth limitsof the filter, are hard-limited by a high gaincomparator with the IRQ/CP pin serving as theoutput. The squarewave output obtained from theschmitt trigger can be analyzed by a microprocessoror counter arrangement to determine the nature ofthe call progress tone being detected. Frequencieswhich are in the ‘reject’ area will not be detected andconsequently the IRQ/CP pin will remain low.

Figure 8 - Call Progress Response

AAAAAAAAAAAAAAAAAAAA



AAAAA

AAAAAAAAAAAAAAAA

AAAAAAAAAAAAAAAA

AAAAAAAA

LEVEL(dBm)

FREQUENCY (Hz)

-25

0 250 500 750

= Reject

= May Accept

= Accept

Figure 7 - Receiver Timing Diagram

Vin

ESt

St/GT

RX0-RX3

b3

b2

ReadStatusRegister

IRQ/CP

EVENTS A B C D E F

tRECtREC tID tDO

TONE #n TONE#n + 1

TONE#n + 1

tDP tDA

tGTPtGTA

tPStRX

tPStb3

DECODED TONE # (n-1) # n # (n + 1)

VTSt

MT8888C/MT8888C-1

4-96

Figure 9 - Description of Timing Events

EXPLANATION OF EVENTSA) TONE BURSTS DETECTED, TONE DURATION INVALID, RX DATA REGISTER NOT UPDATED. B) TONE #n DETECTED, TONE DURATION VALID, TONE DECODED AND LATCHED IN RX DATA REGISTER.C) END OF TONE #n DETECTED, TONE ABSENT DURATION VALID, INFORMATION IN RX DATA REGISTER

RETAINED UNTIL NEXT VALID TONE PAIR.D) TONE #n+1 DETECTED, TONE DURATION VALID, TONE DECODED AND LATCHED IN RX DATA REGISTER. E) ACCEPTABLE DROPOUT OF TONE #n+1, TONE ABSENT DURATION INVALID, DATA REMAINS UNCHANGED.F) END OF TONE #n+1 DETECTED, TONE ABSENT DURATION VALID, INFORMATION IN RX DATA REGISTER

RETAINED UNTIL NEXT VALID TONE PAIR.

EXPLANATION OF SYMBOLSVin DTMF COMPOSITE INPUT SIGNAL.ESt EARLY STEERING OUTPUT. INDICATES DETECTION OF VALID TONE FREQUENCIES.St/GT STEERING INPUT/GUARD TIME OUTPUT. DRIVES EXTERNAL RC TIMING CIRCUIT.RX0-RX3 4-BIT DECODED DATA IN RECEIVE DATA REGISTERb3 DELAYED STEERING. INDICATES THAT VALID FREQUENCIES HAVE BEEN PRESENT/ABSENT FOR THE

REQUIRED GUARD TIME THUS CONSTITUTING A VALID SIGNAL. ACTIVE LOW FOR THE DURATION OF A VALID DTMF SIGNAL.

b2 INDICATES THAT VALID DATA IS IN THE RECEIVE DATA REGISTER. THE BIT IS CLEARED AFTER THE STATUS REGISTER IS READ.

IRQ/CP INTERRUPT IS ACTIVE INDICATING THAT NEW DATA IS IN THE RX DATA REGISTER. THE INTERRUPT IS CLEARED AFTER THE STATUS REGISTER IS READ.

tREC MAXIMUM DTMF SIGNAL DURATION NOT DETECTED AS VALID.tREC MINIMUM DTMF SIGNAL DURATION REQUIRED FOR VALID RECOGNITION.tID MINIMUM TIME BETWEEN VALID SEQUENTIAL DTMF SIGNALS.tDO MAXIMUM ALLOWABLE DROPOUT DURING VALID DTMF SIGNAL.tDP TIME TO DETECT VALID FREQUENCIES PRESENT.tDA TIME TO DETECT VALID FREQUENCIES ABSENT.tGTP GUARD TIME, TONE PRESENT.tGTA GUARD TIME, TONE ABSENT.

DTMF Generator

The DTMF transmitter employed in the MT8888C/MT8888C-1 is capable of generating all sixteenstandard DTMF tone pairs with low distortion andhigh accuracy. All frequencies are derived from anexternal 3.579545 MHz crystal. The sinusoidalwaveforms for the individual tones are digitallysynthesized using row and column programmabledividers and switched capacitor D/A converters. Therow and column tones are mixed and filteredproviding a DTMF signal with low total harmonicdistortion and high accuracy. To specify a DTMFsignal, data conforming to the encoding formatshown in Table 1 must be written to the transmit DataRegister. Note that this is the same as the receiveroutput code. The individual tones which aregenerated (fLOW and fHIGH) are referred to as LowGroup and High Group tones. As seen from thetable, the low group frequencies are 697, 770, 852and 941 Hz. The high group frequencies are 1209,1336, 1477 and 1633 Hz. Typically, the high group tolow group amplitude ratio (twist) is 2 dB to com-pensate for high group attenuation on long loops.

The period of each tone consists of 32 equal timesegments. The period of a tone is controlled byvarying the length of these time segments. During

write operations to the Transmit Data Register the 4bit data on the bus is latched and converted to 2 of 8coding for use by the programmable divider circuitry.This code is used to specify a time segment length,which will ultimately determine the frequency of thetone. When the divider reaches the appropriatecount, as determined by the input code, a reset pulseis issued and the counter starts again. The numberof time segments is fixed at 32, however, by varyingthe segment length as described above thefrequency can also be varied. The divider outputclocks another counter, which addresses thesinewave lookup ROM.

The lookup table contains codes which are used bythe switched capacitor D/A converter to obtaindiscrete and highly accurate DC voltage levels. Twoidentical circuits are employed to produce row andcolumn tones, which are then mixed using a lownoise summing amplifier. The oscillator describedneeds no “start-up” time as in other DTMFgenerators since the crystal oscillator is runningcontinuously thus providing a high degree of toneburst accuracy. A bandwidth limiting filter isincorporated and serves to attenuate distortionproducts above 8 kHz. It can be seen from Figure 8that the distortion products are very low in amplitude.

MT8888C/MT8888C-1

4-97

Figure 10 - Spectrum Plot

Scaling Information

10 dB/DivStart Frequency = 0 HzStop Frequency = 3400 HzMarker Frequency = 697 Hz and1209 Hz

Burst Mode

In certain telephony applications it is required thatDTMF signals being generated are of a specificduration determined either by the particularapplication or by any one of the exchange transmitterspecifications currently existing. Standard DTMFsignal timing can be accomplished by making use ofthe Burst Mode. The transmitter is capable of issuingsymmetric bursts/pauses of predetermined duration.This burst/pause duration is 51 ms±1 ms, which is astandard interval for autodialer and central officeapplications. After the burst/pause has been issued,the appropriate bit is set in the Status Registerindicating that the transmitter is ready for more data.The timing described above is available when DTMFmode has been selected. However, when CP mode(Call Progress mode) is selected, the burst/pauseduration is doubled to 102 ms ±2 ms. Note that whenCP mode and Burst mode have been selected,DTMF tones may be transmitted only and notreceived. In applications where a non-standardburst/pause time is desirable, a software timing loopor external timer can be used to provide the timingpulses when the burst mode is disabled by enablingand disabling the transmitter.

Single Tone Generation

A single tone mode is available whereby individualtones from the low group or high group can begenerated. This mode can be used for DTMF testequipment applications, acknowledgment tonegeneration and distortion measurements. Refer toControl Register B description for details.

Table 2. Actual Frequencies Versus Standard Requirements

Distortion Calculations

The MT8888C/MT8888C-1 is capable of producingprecise tone bursts with minimal error in frequency(see Table 2). The internal summing amplifier isfollowed by a first-order lowpass switched capacitorfilter to minimize harmonic components andintermodulation products. The total harmonicdistortion for a single tone can be calculated usingEquation 1, which is the ratio of the total power of allthe extraneous frequencies to the power of thefundamental frequency expressed as a percentage.

Equation 1. THD (%) For a Single Tone

ACTIVEINPUT

OUTPUT FREQUENCY (Hz) %ERROR

SPECIFIED ACTUAL

L1 697 699.1 +0.30

L2 770 766.2 -0.49

L3 852 847.4 -0.54

L4 941 948.0 +0.74

H1 1209 1215.9 +0.57

H2 1336 1331.7 -0.32

H3 1477 1471.9 -0.35

H4 1633 1645.0 +0.73

THD (%) = 100Vfundamental

V22f + V2

3f + V24f + .... V2

nf

MT8888C/MT8888C-1

4-98

The Fourier components of the tone outputcorrespond to V2f.... Vnf as measured on the outputwaveform. The total harmonic distortion for a dualtone can be calculated using Equation 2. VL and VHcorrespond to the low group amplitude and highgroup amplitude, respectively and V2

IMD is the sumof all the intermodulation components. The internalswitched-capacitor filter following the D/A converterkeeps distortion products down to a very low level asshown in Figure 10.

Equation 2. THD (%) For a Dual Tone

DTMF Clock Circuit

The internal clock circuit is completed with theaddition of a standard television colour burst crystal.The crystal specification is as follows:

Frequency: 3.579545 MHzFrequency Tolerance: ±0.1% Resonance Mode: ParallelLoad Capacitance: 18pFMaximum Series Resistance:150 ohmsMaximum Drive Level: 2mW

e.g. CTS Knights MP036SToyocom TQC-203-A-9S

A number of MT8888C/MT8888C-1 devices can beconnected as shown in Figure 11 such that only onecrystal is required. Alternatively, the OSC1 inputs onall devices can be driven from a TTL buffer with theOSC2 outputs left unconnected.

Figure 11 - Common Crystal Connection

Microprocessor Interface

The MT8888C/MT8888C-1 incorporates an Intelmicroprocessor interface which is compatible withfast versions (16 MHz) of the 80C51. No wait cyclesneed to be inserted.

V2L + V2

H

V22L + V2

3L + .... V2nL + V2

2H +

V23H + .. V2

nH + V2IMD

THD (%) = 100

MT8888C/

OSC1 OSC2

MT8888C/

OSC1 OSC2

MT8888C/

OSC1 OSC2

3.579545 MHz

MT8888C-1 MT8888C-1 MT8888C-1

Figures 17 and 18 are the timing diagrams for theIntel 8031, 8051 and 8085 (5 MHz) microcontrollers.By NANDing the address latch enable (ALE) outputwith the high-byte address (P2) decode output, CS isgenerated. Figure 12 summarizes the connection ofthese Intel processors to the MT8888C/MT8888C-1transceiver.

The microprocessor interface provides access to fiveinternal registers. The read-only Receive DataRegister contains the decoded output of the lastvalid DTMF digit received. Data entered into thewrite-only Transmit Data Register will determinewhich tone pair is to be generated (see Table 1 forcoding details). Transceiver control is accomplishedwith two control registers (see Tables 6 and 7), CRAand CRB, which have the same address. A writeoperation to CRB is executed by first setting themost significant bit (b3) in CRA. The following writeoperation to the same address will then be directedto CRB, and subsequent write cycles will be directedback to CRA. The read-only status register indicatesthe current transceiver state (see Table 8).

A software reset must be included at the beginningof all programs to initialize the control registers uponpower-up or power reset (see Figure 17). Refer toTables 4-7 for bit descriptions of the two controlregisters.

The multiplexed IRQ/CP pin can be programmed togenerate an interrupt upon validation of DTMFsignals or when the transmitter is ready for moredata (burst mode only). Alternatively, this pin can beconfigured to provide a squarewave output of the callprogress signal. The IRQ/CP pin is an open drainoutput and requires an external pull-up resistor (seeFigure 13).

Table 3. Internal Register Functions

Table 4. CRA Bit Positions

Table 5. CRB Bit Positions

RS0 WR RD FUNCTION

0 0 1 Write to TransmitData Register

0 1 0 Read from ReceiveData Register

1 0 1 Write to Control Register

1 1 0 Read from Status Register

b3 b2 b1 b0

RSEL IRQ CP/DTMF TOUT

b3 b2 b1 b0

C/R S/D TEST BURST ENABLE

MT8888C/MT8888C-1

4-99

Table 6. Control Register A Description

Table 7 . Control Register B Description

BIT NAME DESCRIPTION

b0 TOUT Tone Output Control. A logic high enables the tone output; a logic low turns the tone outputoff. This bit controls all transmit tone functions.

b1 CP/DTMF Call Progress or DTMF Mode Select. A logic high enables the receive call progress mode;a logic low enables DTMF mode. In DTMF mode the device is capable of receiving andtransmitting DTMF signals. In CP mode a rectangular wave representation of the receivedtone signal will be present on the IRQ/CP output pin if IRQ has been enabled (controlregister A, b2=1). In order to be detected, CP signals must be within the bandwidthspecified in the AC Electrical Characteristics for Call Progress.Note: DTMF signals cannot be detected when CP mode is selected.

b2 IRQ Interrupt Enable. A logic high enables the interrupt function; a logic low de-activates theinterrupt function. When IRQ is enabled and DTMF mode is selected (control register A,b1=0), the IRQ/CP output pin will go low when either 1) a valid DTMF signal has beenreceived for a valid guard time duration, or 2) the transmitter is ready for more data (burstmode only).

b3 RSEL Register Select. A logic high selects control register B for the next write cycle to the controlregister address. After writing to control register B, the following control register write cyclewill be directed to control register A.

BIT NAME DESCRIPTION

b0 BURST Burst Mode Select. A logic high de-activates burst mode; a logic low enables burst mode.When activated, the digital code representing a DTMF signal (see Table 1) can be writtento the transmit register, which will result in a transmit DTMF tone burst and pause of equaldurations (typically 51 msec.). Following the pause, the status register will be updated (b1 -Transmit Data Register Empty), and an interrupt will occur if the interrupt mode has beenenabled.

When CP mode (control register A, b1) is enabled the normal tone burst and pausedurations are extended from a typical duration of 51 msec to 102 msec.

When BURST is high (de-activated) the transmit tone burst duration is determined by theTOUT bit (control register A, b0).

b1 TEST Test Mode Control. A logic high enables the test mode; a logic low de-activates the testmode. When TEST is enabled and DTMF mode is selected (control register A, b1=0), thesignal present on the IRQ/CP pin will be analogous to the state of the DELAYEDSTEERING bit of the status register (see Figure 7, signal b3).

b2 S/D Single or Dual Tone Generation. A logic high selects the single tone output; a logic lowselects the dual tone (DTMF) output. The single tone generation function requires furtherselection of either the row or column tones (low or high group) through the C/R bit (controlregister B, b3).

b3 C/R Column or Row Tone Select. A logic high selects a column tone output; a logic low selectsa row tone output. This function is used in conjunction with the S/D bit (control register B,b2).

MT8888C/MT8888C-1

4-100

Table 8 . Status Register Description

Figure 12 - MT8888C Interface Connections for Various Intel Micros

Figure 13 - Application Circuit (Single-Ended Input)

BIT NAME STATUS FLAG SET STATUS FLAG CLEARED

b0 IRQ Interrupt has occurred. Bit one (b1) or bit two (b2) is set.

Interrupt is inactive. Cleared after Status Register is read.

b1 TRANSMIT DATAREGISTER EMPTY(BURST MODE ONLY)

Pause duration has terminated and transmitter is ready for new data.

Cleared after Status Register is read or when in non-burst mode.

b2 RECEIVE DATA REGISTER FULL

Valid data is in the Receive Data Register.

Cleared after Status Register is read.

b3 DELAYED STEERING Set upon the valid detection of the absence of a DTMF signal.

Cleared upon the detection of a valid DTMF signal.

8031/80518080/8085 MT8888C/MT8888C-1

A8-A15

PO

RDWR

CS

RDWR

RS0D0-D3

A8

IN+

IN-

GS

VRef

VSS

OSC1

OSC2

TONE

WR

CS

VDD

St/GT

ESt

D3

D2

D1

D0

IRQ/CP

RD

RS0

DTMF/CPINPUT

DTMFOUTPUT

C1 R1

R2

X-tal

RL

VDD

C3

C2

R4

R3

To µPor µC

Notes:R1, R2 = 100 kΩ 1%R3 = 374 Ω 1%R4 = 3.3 kΩ 10%RL = 10 k Ω (min.)C1 = 100 nF 5%C2 = 100 nF 5%C3 = 100 nF 10%*X-tal = 3.579545 MHz

* Microprocessor based systems can inject undesirable noise into the supply rails.The performance of the MT8888C/MT8888C-1 can be optimized by keepingnoise on the supply rails to a minimum. The decoupling capacitor (C3) should beconnected close to the device and ground loops should be avoided.

MT8888C/MT8888C-1

MT8888C/MT8888C-1

4-101

Figure 14 - Test Circuits

Figure 15 - Application Notes

TEST POINT

MMD6150 (or equivalent)

5.0 VDC

2.4 kΩ

24 kΩ130 pF

MMD7000 (orequivalent)

TEST POINT

5.0 VDC

3 kΩ

100 pF

Test load for IRQ /CP pinTest load for D0-D3 pins

INITIALIZATION PROCEDUREA software reset must be included at the beginning of all programs to initialize the control registers afterpower up.The initialization procedure should be implemented 100ms after power up.Description: Control Data

RS0 WR RD b3 b2 b1 b01) Read Status Register 1 1 0 X X X X2) Write to Control Register 1 0 1 0 0 0 03) Write to Control Register 1 0 1 0 0 0 04) Write to Control Register 1 0 1 1 0 0 05) Write to Control Register 1 0 1 0 0 0 06) Read Status Register 1 1 0 X X X X

TYPICAL CONTROL SEQUENCE FOR BURST MODE APPLICATIONSTransmit DTMF tones of 50 ms burst/50 ms pause and Receive DTMF Tones.

Sequence:RS0 WR RD b3 b2 b1 b0

1) Write to Control Register A 1 0 1 1 1 0 1(tone out, DTMF, IRQ, Select Control Register B)

2) Write to Control Register B 1 0 1 0 0 0 0(burst mode)

3) Write to Transmit Data Register 0 0 1 0 1 1 1(send a digit 7)

4) Wait for an interrupt or poll Status Register5) Read the Status Register 1 1 0 X X X X

-if bit 1 is set, the Tx is ready for the next tone, in which case...Write to Transmit Register 0 0 1 0 1 0 1(send a digit 5)

-if bit 2 is set, a DTMF tone has been received, in which case....Read the Receive Data Register 0 1 0 X X X X

-if both bits are set...Read the Receive Data Register 0 1 0 X X X XWrite to Transmit Data Register 0 0 1 0 1 0 1

NOTE: IN THE TX BURST MODE, STATUS REGISTER BIT 1 WILL NOT BE SET UNTIL 100 ms (±2 ms) AFTER THE DATA IS

WRITTEN TO THE TX DATA REGISTER. IN EXTENDED BURST MODE THIS TIME WILL BE DOUBLED TO 200 ms (± 4 ms) .

MT8888C/MT8888C-1

4-102

* Exceeding these values may cause permanent damage. Functional operation under these conditions is not implied.

‡ Typical figures are at 25 °C and for design aid only: not guaranteed and not subject to production testing.

† Characteristics are over recommended operating conditions unless otherwise stated.‡ Typical figures are at 25 °C, VDD =5V and for design aid only: not guaranteed and not subject to production testing.* See “Notes” following AC Electrical Characteristics Tables.

Absolute Maximum Ratings *

Parameter Symbol Min Max Units

1 Power supply voltage VDD-VSS VDD 6 V

2 Voltage on any pin VI VSS-0.3 VDD+0.3 V

3 Current at any pin (Except VDD and VSS) 10 mA

4 Storage temperature TST -65 +150 °C

5 Package power dissipation PD 1000 mW

Recommended Operating Conditions - Voltages are with respect to ground (VSS) unless otherwise stated.

Parameter Sym Min Typ ‡ Max Units Test Conditions

1 Positive power supply VDD 4.75 5.00 5.25 V

2 Operating temperature TO -40 +85 °C

3 Crystal clock frequency fCLK 3.575965 3.579545 3.583124 MHz

DC Electrical Characteristics † - VSS=0 V.

Characteristics Sym Min Typ ‡ Max Units Test Conditions

1SUP

Operating supply voltage VDD 4.75 5.0 5.25 V

2 Operating supply current IDD 7.0 11 mA

3 Power consumption PC 57.8 mW

4 INPUTS

High level input voltage(OSC1)

VIHO 3.5 V Note 9*

5 Low level input voltage(OSC1)

VILO 1.5 V Note 9*

6 Steering threshold voltage VTSt 2.2 2.3 2.5 V VDD=5V

7

OUTPUTS

Low level output voltage (OSC2) VOLO 0.1 V

No loadNote 9*

8 High level output voltage(OSC2) VOHO 4.9 V

No loadNote 9*

9 Output leakage current(IRQ) IOZ 1 10 µA VOH=2.4 V

10 VRef output voltage VRef 2.4 2.5 2.6 V No load, VDD=5V

11 VRef output resistance ROR 1.3 kΩ

12 Digital

Low level input voltage VIL 0.8 V

13 High level input voltage VIH 2.0 V

14 Input leakage current IIZ 10 µA VIN=VSS to VDD

15 DataBus

Source current IOH -1.4 -6.6 mA VOH=2.4V

16 Sink current IOL 2.0 4.0 mA VOL=0.4V

17 EStand

St/Gt

Source current IOH -0.5 -3.0 mA VOH=4.6V

18 Sink current IOL 2 4 mA VOL=0.4V

19 IRQ/CP

Sink current IOL 4 16 mA VOL=0.4V

MT8888C/MT8888C-1

4-103

‡ Typical figures are at 25°C and for design aid only: not guaranteed and not subject to production testing.

† Characteristics are over recommended temperature and at VDD=5V, using the test circuit shown in Figure 13.

† Characteristics are over recommended operating conditions (unless otherwise stated) using the test circuit shown in Figure 13.

† Characteristics are over recommended operating conditions unless otherwise stated.‡ Typical figures are at 25°C, VDD = 5V, and for design aid only: not guaranteed and not subject to production testing.* *See “Notes” following AC Electrical Characteristics Tables.

Electrical CharacteristicsGain Setting Amplifier - Voltages are with respect to ground (VSS) unless otherwise stated, VSS= 0V, VDD=5V, TO=25°C.


1 Input leakage current IIN ±100 nA VSS ≤ VIN ≤ VDD

2 Input resistance RIN 10 MΩ

3 Input offset voltage VOS 25 mV

4 Power supply rejection PSRR 60 dB 1 kHz

5 Common mode rejection CMRR 60 dB 0.75 ≤ VIN ≤ 4.25V

6 DC open loop voltage gain AVOL 65 dB

7 Unity gain bandwidth BW 1.5 MHz

8 Output voltage swing VO 4.5 Vpp RL ≥ 100 kΩ to VSS

9 Allowable capacitive load (GS) CL 100 pF

10 Allowable resistive load (GS) RL 50 kΩ

11 Common mode range VCM 3.0 Vpp No Load

MT8888C-1 AC Electrical Characteristics † - Voltages are with respect to ground (VSS) unless otherwise stated.

Characteristics Sym Min Typ Max Units Notes*

1

RX

Valid input signal levels (each tone of composite signal)

-31 +1 dBm 1,2,3,5,6

21.8 869 mVRMS 1,2,3,5,6

2 Input Signal Level Reject -37 dBm 1,2,3,5,6

10.9 mVRMS 1,2,3,5,6

MT8888C AC Electrical Characteristics † - Voltages are with respect to ground (VSS) unless otherwise stated.

Characteristics Sym Min Typ ‡ Max Units Notes*

1RX

Valid input signal levels (each tone of composite signal)

-29 +1 dBm 1,2,3,5,6

27.5 869 mVRMS 1,2,3,5,6

AC Electrical Characteristics † - Voltages are with respect to ground (VSS) unless otherwise stated. fC=3.579545 MHz


1

RX

Positive twist accept 8 dB 2,3,6,9

2 Negative twist accept 8 dB 2,3,6,9

3 Freq. deviation accept ±1.5%± 2Hz 2,3,5

4 Freq. deviation reject ±3.5% 2,3,5

5 Third tone tolerance -16 dB 2,3,4,5,9,10

6 Noise tolerance -12 dB 2,3,4,5,7,9,10

7 Dial tone tolerance 22 dB 2,3,4,5,8,9

MT8888C/MT8888C-1

4-104

† Characteristics are over recommended operating conditions unless otherwise stated‡ Typical figures are at 25°C, VDD=5V, and for design aid only: not guaranteed and not subject to production testing


† Timing is over recommended temperature & power supply voltages. ‡ Typical figures are at 25°C and for design aid only: not guaranteed and not subject to production testing.

AC Electrical Characteristics †- Call Progress - Voltages are with respect to ground (VSS), unless otherwise stated.

Characteristics Sym Min Typ ‡ Max Units Conditions

1 Accept Bandwidth fA 310 500 Hz @ -25 dBm, Note 9

2 Lower freq. (REJECT) fLR 290 Hz @ -25 dBm

3 Upper freq. (REJECT) fHR 540 Hz @ -25 dBm

4 Call progress tone detect level (total power)

-30 dBm

AC Electrical Characteristics †- DTMF Reception - Typical DTMF tone accept and reject requirements. Actual

values are user selectable as per Figures 5, 6 and 7.


1 Minimum tone accept duration tREC 40 ms

2 Maximum tone reject duration tREC 20 ms

3 Minimum interdigit pause duration tID 40 ms

4 Maximum tone drop-out duration tOD 20 ms

AC Electrical Characteristics † - Voltages are with respect to ground (VSS), unless otherwise stated.


1 TONE

IN

Tone present detect time tDP 3 11 14 ms Note 11

2 Tone absent detect time tDA 0.5 4 8.5 ms Note 11

3 Delay St to b3 tPStb3 13 µs See Figure 7

4 Delay St to RX0-RX3 tPStRX 8 µs See Figure 7

5

TONE

OUT

Tone burst duration tBST 50 52 ms DTMF mode

6 Tone pause duration tPS 50 52 ms DTMF mode

7 Tone burst duration (extended) tBSTE 100 104 ms Call Progress mode

8 Tone pause duration (extended) tPSE 100 104 ms Call Progress mode

9 High group output level VHOUT -6.1 -2.1 dBm RL=10kΩ

10 Low group output level VLOUT -8.1 -4.1 dBm RL=10kΩ

11 Pre-emphasis dBP 0 2 3 dB RL=10kΩ

12 Output distortion (Single Tone) THD -35 dB 25 kHz Bandwidth

13 RL=10kΩ

14 Frequency deviation fD ±0.7 ±1.5 % fC=3.579545 MHz

15 Output load resistance RLT 10 50 kΩ

16XTAL

Crystal/clock frequency fC 3.5759 3.5795 3.5831 MHz

17 Clock input rise and fall time tCLRF 110 ns Ext. clock

18 Clock input duty cycle DCCL 40 50 60 % Ext. clock

19 Capacitive load (OSC2) CLO 30 pF

MT8888C/MT8888C-1

4-105


NOTES: 1) dBm=decibels above or below a reference power of 1 mW into a 600 ohm load.2) Digit sequence consists of all 16 DTMF tones.3) Tone duration=40 ms. Tone pause=40 ms.4) Nominal DTMF frequencies are used.5) Both tones in the composite signal have an equal amplitude.6) The tone pair is deviated by ± 1.5%±2 Hz.7) Bandwidth limited (3 kHz) Gaussian noise.8) The precise dial tone frequencies are 350 and 440 Hz (±2%).9) Guaranteed by design and characterization. Not subject to production testing.10) Referenced to the lowest amplitude tone in the DTMF signal.11) For guard time calculation purposes.

AC Electrical Characteristics †- MPU Interface - Voltages are with respect to ground (VSS), unless otherwise stated.


1 RD/WR clock frequency fCYC 4.0 MHz Figure 16

2 RD/WR cycle period tCYC 250 ns Figure 16

3 RD/WR rise and fall time tR, tF 20 ns Figure 16

4 Address setup time tAS 23 ns Figures 17 & 18

5 Address hold time tAH 26 ns Figures 17 & 18

6 Data hold time (read) tDHR 22 ns Figures 17 & 18

7 RD to valid data delay (read) tDDR 100 ns Figures 17 & 18

8 RD, WR pulse width low tPWL 150 ns Figures 16, 17 & 18

9 RD, WR pulse width high tPWH 100 ns Figures 16, 17 & 18

10 Data setup time (write) tDSW 45 ns Figures 17 & 18

11 Data hold time (write) tDHW 10 ns Figures 17 & 18

12 Input Capacitance (data bus) CIN 5 pF

13 Output Capacitance (IRQ/CP) COUT 5 pF

MT8888C/MT8888C-1

4-106

Figure 16 - RD /WR Clock Pulse

Figure 17 - 8031/8051/8085 Read Timing Diagram

Figure 18 - 8031/8051/8085 Write Timing Diagram

tCYC

tR

tPWH tPWLRD/WR

tF

RD

CS, RS0

DATA BUS

tPWL

tAS tAH

tPWH

tDDR tDHR

RD

CS, RS0

DATA BUS

tPWL

tAS tAH

tPWH

tDSW tDHW

4-11

MT8870D/MT8870D-1Integrated DTMF Receiver

Features• Complete DTMF Receiver

• Low power consumption

• Internal gain setting amplifier

• Adjustable guard time

• Central office quality

• Power-down mode

• Inhibit mode

• Backward compatible withMT8870C/MT8870C-1

Applications• Receiver system for British Telecom (BT) or

CEPT Spec (MT8870D-1)

• Paging systems

• Repeater systems/mobile radio

• Credit card systems

• Remote control

• Personal computers

• Telephone answering machine

Description

The MT8870D/MT8870D-1 is a complete DTMFreceiver integrating both the bandsplit filter anddigital decoder functions. The filter section usesswitched capacitor techniques for high and lowgroup filters; the decoder uses digital countingtechniques to detect and decode all 16 DTMF tone-pairs into a 4-bit code. External component count isminimized by on chip provision of a differential inputamplifier, clock oscillator and latched three-state businterface.

Ordering InformationMT8870DE/DE-1 18 Pin Plastic DIPMT8870DS/DS-1 18 Pin SOICMT8870DN/DN-1 20 Pin SSOP

-40 °C to +85 °C

Figure 1 - Functional Block Diagram

PWDN

IN +

IN -

GS

OSC1 OSC2 St/GT ESt STD TOE

Q1

Q2

Q3

Q4

VDD VSS VRef INH

BiasCircuit

DialToneFilter

High GroupFilter

Low GroupFilter

DigitalDetectionAlgorithm

CodeConverterand Latch

StGT

SteeringLogic

ChipPower

ChipBias

VRefBuffer

Zero CrossingDetectors

to allChipClocks

ISSUE 5 March 1997

ISO2-CMOS

MT8870D/MT8870D-1 ISO2-CMOS

4-12

Figure 2 - Pin Connections

Pin Description

Pin #

Name Description18 20

1 1 IN+ Non-Inverting Op-Amp (Input) .

2 2 IN- Inverting Op-Amp (Input) .

3 3 GS Gain Select. Gives access to output of front end differential amplifier for connection offeedback resistor.

4 4 VRef Reference Voltage (Output). Nominally VDD/2 is used to bias inputs at mid-rail (see Fig. 6and Fig. 10).

5 5 INH Inhibit (Input). Logic high inhibits the detection of tones representing characters A, B, Cand D. This pin input is internally pulled down.

6 6 PWDN Power Down (Input). Active high. Powers down the device and inhibits the oscillator. Thispin input is internally pulled down.

7 8 OSC1 Clock (Input) .

8 9 OSC2 Clock (Output) . A 3.579545 MHz crystal connected between pins OSC1 and OSC2completes the internal oscillator circuit.

9 10 VSS Ground (Input) . 0V typical.

10 11 TOE Three State Output Enable (Input). Logic high enables the outputs Q1-Q4. This pin ispulled up internally.

11-14

12-15

Q1-Q4 Three State Data (Output). When enabled by TOE, provide the code corresponding to thelast valid tone-pair received (see Table 1). When TOE is logic low, the data outputs are highimpedance.

15 17 StD Delayed Steering (Output). Presents a logic high when a received tone-pair has beenregistered and the output latch updated; returns to logic low when the voltage on St/GT fallsbelow VTSt.

16 18 ESt Early Steering (Output). Presents a logic high once the digital algorithm has detected avalid tone pair (signal condition). Any momentary loss of signal condition will cause ESt toreturn to a logic low.

17 19 St/GT Steering Input/Guard time (Output) Bidirectional. A voltage greater than VTSt detected atSt causes the device to register the detected tone pair and update the output latch. Avoltage less than VTSt frees the device to accept a new tone pair. The GT output acts toreset the external steering time-constant; its state is a function of ESt and the voltage on St.

18 20 VDD Positive power supply (Input) . +5V typical.

7,16

NC No Connection.

123456789 10

1817161514131211

IN+IN-GS

VRefINH

PWDNOSC1OSC2

VSS

VDDSt/GTEStStDQ4Q3Q2Q1TOE

18 PIN PLASTIC DIP/SOIC

123456789

10 1112

2019181716151413

IN+IN-GS

VRefINH

PWDNNC

OSC1OSC2

VSS

20 PIN SSOP

VDDSt/GTEStStD

Q4Q3Q2Q1TOE

NC

ISO2-CMOS MT8870D/MT8870D-1

4-13

Functional Description

The MT8870D/MT8870D-1 monolithic DTMFreceiver offers small size, low power consumptionand high performance. Its architecture consists of abandsplit filter section, which separates the high andlow group tones, followed by a digital countingsection which verifies the frequency and duration ofthe received tones before passing the correspondingcode to the output bus.

Filter Section

Separation of the low-group and high group tones isachieved by applying the DTMF signal to the inputsof two sixth-order switched capacitor bandpassfilters, the bandwidths of which correspond to the lowand high group frequencies. The filter section alsoincorporates notches at 350 and 440 Hz forexceptional dial tone rejection (see Figure 3). Eachfilter output is followed by a single order switchedcapacitor filter section which smooths the signalsprior to limiting. Limiting is performed by high-gaincomparators which are provided with hysteresis toprevent detection of unwanted low-level signals. Theoutputs of the comparators provide full rail logicswings at the frequencies of the incoming DTMFsignals.

Decoder Section

Following the filter section is a decoder employingdigital counting techniques to determine thefrequencies of the incoming tones and to verify thatthey correspond to standard DTMF frequencies. Acomplex averaging algorithm protects against tonesimulation by extraneous signals such as voice while

Figure 4 - Basic Steering Circuit

providing tolerance to small frequency deviationsand variations. This averaging algorithm has beendeveloped to ensure an optimum combination ofimmunity to talk-off and tolerance to the presence ofinterfering frequencies (third tones) and noise. Whenthe detector recognizes the presence of two validtones (this is referred to as the “signal condition” insome industry specifications) the “Early Steering”(ESt) output will go to an active state. Anysubsequent loss of signal condition will cause ESt toassume an inactive state (see “Steering Circuit”).

Steering Circuit

Before registration of a decoded tone pair, thereceiver checks for a valid signal duration (referred toas character recognition condition). This check isperformed by an external RC time constant driven byESt. A logic high on ESt causes vc (see Figure 4) torise as the capacitor discharges. Provided signal

VDD

C

vc

VDD

St/GT

ESt

StD

MT8870D/MT8870D-1

R

tGTA=(RC)In(VDD/VTSt)tGTP=(RC)In[VDD/(VDD-VTSt)]

Figure 3 - Filter Response

0

10

20

30

40

50

ATTENUATION(dB)

X Y A B C D1kHz

E F G H

PRECISEDIAL TONES

X=350 HzY=440 Hz

DTMF TONES

A=697 HzB=770 HzC=852 HzD=941 HzE=1209 HzF=1336 HzG=1477 HzH=1633 Hz

FREQUENCY (Hz)


4-14

condition is maintained (ESt remains high) for thevalidation period (tGTP), vc reaches the threshold(VTSt) of the steering logic to register the tone pair,latching its corresponding 4-bit code (see Table 1)into the output latch. At this point the GT output isactivated and drives vc to VDD. GT continues to drivehigh as long as ESt remains high. Finally, after ashort delay to allow the output latch to settle, thedelayed steering output flag (StD) goes high,signalling that a received tone pair has beenregistered. The contents of the output latch aremade available on the 4-bit output bus by raising thethree state control input (TOE) to a logic high. Thesteering circuit works in reverse to validate theinterdigit pause between signals. Thus, as well asrejecting signals too short to be considered valid, thereceiver will tolerate signal interruptions (dropout)too short to be considered a valid pause. This facility,together with the capability of selecting the steeringtime constants externally, allows the designer totailor performance to meet a wide variety of systemrequirements.

Guard Time Adjustment

In many situations not requiring selection of toneduration and interdigital pause, the simple steeringcircuit shown in Figure 4 is applicable. Componentvalues are chosen according to the formula:

tREC=tDP+tGTPtID=tDA+tGTA

The value of tDP is a device parameter (see Figure11) and tREC is the minimum signal duration to berecognized by the receiver. A value for C of 0.1 µF is

Figure 5 - Guard Time Adjustment

Table 1. Functional Decode TableL=LOGIC LOW, H=LOGIC HIGH, Z=HIGH IMPEDANCEX = DON‘T CARE

recommended for most applications, leaving R to beselected by the designer.

Different steering arrangements may be used toselect independently the guard times for tonepresent (tGTP) and tone absent (tGTA). This may benecessary to meet system specifications which placeboth accept and reject limits on both tone durationand interdigital pause. Guard time adjustment alsoallows the designer to tailor system parameterssuch as talk off and noise immunity. Increasing tRECimproves talk-off performance since it reduces theprobability that tones simulated by speech willmaintain signal condition long enough to beregistered. Alternatively, a relatively short tREC witha long tDO would be appropriate for extremely noisyenvironments where fast acquisition time andimmunity to tone drop-outs are required. Designinformation for guard time adjustment is shown inFigure 5.

VDD

St/GT

ESt

C1

R1 R2

a) decreasing tGTP; (tGTP<tGTA)

tGTP=(RPC1)In[VDD/(VDD-VTSt)]

tGTA=(R1C1)In(VDD/VTSt)

RP=(R1R2)/(R1+R2)

VDD

St/GT

ESt

C1

R1R2

tGTP=(R1C1)In[VDD/(VDD-VTSt)]

tGTA=(RPC1)In(VDD/VTSt)

RP=(R1R2)/(R1+R2)

b) decreasing tGTA; (tGTP>tGTA)

Digit TOE INH ESt Q4 Q3 Q2 Q1

ANY L X H Z Z Z Z

1 H X H 0 0 0 1

2 H X H 0 0 1 0

3 H X H 0 0 1 1

4 H X H 0 1 0 0

5 H X H 0 1 0 1

6 H X H 0 1 1 0

7 H X H 0 1 1 1

8 H X H 1 0 0 0

9 H X H 1 0 0 1

0 H X H 1 0 1 0

* H X H 1 0 1 1

# H X H 1 1 0 0

A H L H 1 1 0 1

B H L H 1 1 1 0

C H L H 1 1 1 1

D H L H 0 0 0 0

A H H Lundetected, the output codewill remain the same as theprevious detected code

B H H L

C H H L

D H H L


4-15

Power-down and Inhibit Mode

A logic high applied to pin 6 (PWDN) will power downthe device to minimize the power consumption in astandby mode. It stops the oscillator and thefunctions of the filters.

Inhibit mode is enabled by a logic high input to thepin 5 (INH). It inhibits the detection of tonesrepresenting characters A, B, C, and D. The outputcode will remain the same as the previous detectedcode (see Table 1).

Differential Input Configuration

The input arrangement of the MT8870D/MT8870D-1provides a differential-input operational amplifier aswell as a bias source (VRef) which is used to bias theinputs at mid-rail. Provision is made for connection ofa feedback resistor to the op-amp output (GS) foradjustment of gain. In a single-ended configuration,the input pins are connected as shown in Figure 10with the op-amp connected for unity gain and VRefbiasing the input at 1/2VDD. Figure 6 shows thedifferential configuration, which permits theadjustment of gain with the feedback resistor R5.

Crystal Oscillator

The internal clock circuit is completed with theaddition of an external 3.579545 MHz crystal and isnormally connected as shown in Figure 10 (Single-Ended Input Configuration). However, it is possible toconfigure several MT8870D/MT8870D-1 devicesemploying only a single oscillator crystal. Theoscillator output of the first device in the chain iscoupled through a 30 pF capacitor to the oscillatorinput (OSC1) of the next device. Subsequent devicesare connected in a similar fashion. Refer to Figure 7for details. The problems associated withunbalanced loading are not a concern with thearrangement shown, i.e., precision balancingcapacitors are not required.

Figure 6 - Differential Input Configuration

Figure 7 - Oscillator Connection

Table 2. Recommended Resonator SpecificationsNote: Qm=quality factor of RLC model, i.e., 1/2ΠƒR1C1.

Parameter Unit Resonator

R1 Ohms 10.752

L1 mH .432

C1 pF 4.984

C0 pF 37.915

Qm - 896.37

∆f % ±0.2%

C1 R1

C2 R4

R3

IN+

IN-

+

-

R5 GS

R2VRef

MT8870D/MT8870D-1

Differential Input AmplifierC1=C2=10 nFR1=R4=R5=100 kΩR2=60kΩ, R3=37.5 kΩ

All resistors are ±1% tolerance.All capacitors are ±5% tolerance.

R3=R2R5

R2+R5

VOLTAGE GAIN (Av diff)=R5

R1

INPUT IMPEDANCE

(ZINDIFF) = 2 R12+

1ωc

2

OSC1

OSC2

OSC2

OSC1

C

X-tal

C

To OSC1 of nextMT8870D/MT8870D-1

C=30 pFX-tal=3.579545 MHz


4-16

Applications

RECEIVER SYSTEM FOR BRITISH TELECOMSPEC POR 1151

The circuit shown in Fig. 9 illustrates the use ofMT8870D-1 device in a typical receiver system. BTSpec defines the input signals less than -34 dBm asthe non-operate level. This condition can be attainedby choosing a suitable values of R1 and R2 toprovide 3 dB attenuation, such that -34 dBm inputsignal will correspond to -37 dBm at the gain settingpin GS of MT8870D-1. As shown in the diagram, thecomponent values of R3 and C2 are the guard timerequirements when the total component tolerance is6%. For better performance, it is recommended touse the non-symmetric guard time circuit in Fig. 8.

Figure 8 - Non-Symmetric Guard Time Circuit

tGTP=(RPC1)In[VDD/(VDD-VTSt)]

tGTA=(R1C1)In(VDD/VTSt)

RP=(R1R2)/(R1+R2)VDD

St/GT

ESt

C1

R2R1 Notes:R1=368K Ω ± 1%R2=2.2M Ω ± 1%C1=100nF ± 5%

Figure 9 - Single-Ended Input Configuration for BT or CEPT Spec

IN+

IN-

GSVRef

INH

PWDN

OSC 1

OSC 2VSS TOE

VDD

St/GT

ESt

StD

Q4

Q3

Q2

Q1

DTMFInput

C1

R1

R2

X1

VDD

C2

R3

MT8870D-1

NOTES:R1 = 102KΩ ± 1%R2 = 71.5KΩ ± 1%R3 = 390KΩ ±1 %C1,C2 = 100 nF ± 5%X1 = 3.579545 MHz ± 0.1%VDD = 5.0V ± 5%


4-17

† Exceeding these values may cause permanent damage. Functional operation under these conditions is not implied.Derate above 75 °C at 16 mW / °C. All leads soldered to board.

‡ Typical figures are at 25°C and are for design aid only: not guaranteed and not subject to production testing.


Absolute Maximum Ratings †

Parameter Symbol Min Max Units

1 DC Power Supply Voltage VDD 7 V

2 Voltage on any pin VI VSS-0.3 VDD+0.3 V

3 Current at any pin (other than supply) II 10 mA

4 Storage temperature TSTG -65 +150 °C

5 Package power dissipation PD 500 mW

Recommended Operating Conditions - Voltages are with respect to ground (VSS) unless otherwise stated.

Parameter Sym Min Typ ‡ Max Units Test Conditions

1 DC Power Supply Voltage VDD 4.75 5.0 5.25 V

2 Operating Temperature TO -40 +85 °C

3 Crystal/Clock Frequency fc 3.579545 MHz

4 Crystal/Clock Freq.Tolerance ∆fc ±0.1 %

DC Electrical Characteristics - VDD=5.0V± 5%, VSS=0V, -40°C ≤ TO ≤ +85°C, unless otherwise stated.


1 SUPPLY

Standby supply current IDDQ 10 25 µA PWDN=VDD

2 Operating supply current IDD 3.0 9.0 mA

3 Power consumption PO 15 mW fc=3.579545 MHz

4

INPUTS

High level input VIH 3.5 V VDD=5.0V

5 Low level input voltage VIL 1.5 V VDD=5.0V

6 Input leakage current IIH/IIL 0.1 µA VIN=VSS or VDD

7 Pull up (source) current ISO 7.5 20 µA TOE (pin 10)=0,VDD=5.0V

8 Pull down (sink) current ISI 15 45 µA INH=5.0V, PWDN=5.0V,VDD=5.0V

9 Input impedance (IN+, IN-) RIN 10 MΩ @ 1 kHz

10 Steering threshold voltage VTSt 2.2 2.4 2.5 V VDD = 5.0V

11

OUTPUTS

Low level output voltage VOL VSS+0.03 V No load

12 High level output voltage VOH VDD-0.03 V No load

13 Output low (sink) current IOL 1.0 2.5 mA VOUT=0.4 V

14 Output high (source) current IOH 0.4 0.8 mA VOUT=4.6 V

15 VRef output voltage VRef 2.3 2.5 2.7 V No load, VDD = 5.0V

16 VRef output resistance ROR 1 kΩ


4-18

‡ Typical figures are at 25 °C and are for design aid only: not guaranteed and not subject to production testing.

*NOTES1. dBm= decibels above or below a reference power of 1 mW into a 600 ohm load.

2. Digit sequence consists of all DTMF tones. 3. Tone duration= 40 ms, tone pause= 40 ms. 4. Signal condition consists of nominal DTMF frequencies. 5. Both tones in composite signal have an equal amplitude. 6. Tone pair is deviated by ±1.5 %± 2 Hz. 7. Bandwidth limited (3 kHz ) Gaussian noise. 8. The precise dial tone frequencies are (350 Hz and 440 Hz) ± 2 %. 9. For an error rate of better than 1 in 10,000.10. Referenced to lowest level frequency component in DTMF signal.11. Referenced to the minimum valid accept level.12. Guaranteed by design and characterization.

Operating Characteristics - VDD=5.0V±5%, VSS=0V, -40°C ≤ TO ≤ +85°C ,unless otherwise stated.Gain Setting Amplifier


1 Input leakage current IIN 100 nA VSS ≤ VIN ≤ VDD

2 Input resistance RIN 10 MΩ

3 Input offset voltage VOS 25 mV

4 Power supply rejection PSRR 50 dB 1 kHz

5 Common mode rejection CMRR 40 dB 0.75 V ≤ VIN ≤ 4.25 V biasedat VRef =2.5 V

6 DC open loop voltage gain AVOL 32 dB

7 Unity gain bandwidth fC 0.30 MHz

8 Output voltage swing VO 4.0 Vpp Load ≥ 100 kΩ to VSS @ GS

9 Maximum capacitive load (GS) CL 100 pF

10 Resistive load (GS) RL 50 kΩ

11 Common mode range VCM 2.5 Vpp No Load

MT8870D AC Electrical Characteristics - VDD=5.0V ±5%, VSS=0V, -40°C ≤ TO ≤ +85°C , using Test Circuit shown in

Figure 10.


1Valid input signal levels (eachtone of composite signal)

-29 +1 dBm 1,2,3,5,6,9

27.5 869 mVRMS 1,2,3,5,6,9

2 Negative twist accept 8 dB 2,3,6,9,12

3 Positive twist accept 8 dB 2,3,6,9,12

4 Frequency deviation accept ±1.5% ± 2 Hz 2,3,5,9

5 Frequency deviation reject ±3.5% 2,3,5,9

6 Third tone tolerance -16 dB 2,3,4,5,9,10


8 Dial tone tolerance +22 dB 2,3,4,5,8,9,11


4-19

‡ Typical figures are at 25 °C and are for design aid only: not guaranteed and not subject to production testing.

*NOTES1. dBm= decibels above or below a reference power of 1 mW into a 600 ohm load.2. Digit sequence consists of all DTMF tones.3. Tone duration= 40 ms, tone pause= 40 ms.4. Signal condition consists of nominal DTMF frequencies.5. Both tones in composite signal have an equal amplitude.6. Tone pair is deviated by ±1.5 %± 2 Hz.7. Bandwidth limited (3 kHz ) Gaussian noise.8. The precise dial tone frequencies are (350 Hz and 440 Hz) ± 2 %.9. For an error rate of better than 1 in 10,000.10. Referenced to lowest level frequency component in DTMF signal.11. Referenced to the minimum valid accept level.12. Referenced to Fig. 10 input DTMF tone level at -25dBm (-28dBm at GS Pin) interference frequency range between 480-3400Hz.13. Guaranteed by design and characterization.

MT8870D-1 AC Electrical Characteristics - VDD=5.0V±5%, VSS=0V, -40°C ≤ TO ≤ +85°C , using Test Circuit shown

in Figure 10.


1Valid input signal levels (eachtone of composite signal)

-31 +1 dBm Tested at VDD=5.0V1,2,3,5,6,9

21.8 869 mVRMS

2 Input Signal Level Reject-37 dBm Tested at VDD=5.0V

1,2,3,5,6,910.9 mVRMS

3 Negative twist accept 8 dB 2,3,6,9,13

4 Positive twist accept 8 dB 2,3,6,9,13

5 Frequency deviation accept ±1.5%± 2 Hz 2,3,5,9

6 Frequency deviation reject ±3.5% 2,3,5,9

7 Third zone tolerance -18.5 dB 2,3,4,5,9,12


9 Dial tone tolerance +22 dB 2,3,4,5,8,9,11


4-20


*NOTES:1. Used for guard-time calculation purposes only.2. These, user adjustable parameters, are not device specifications. The adjustable settings of these minimums and maximums

are recommendations based upon network requirements.3. With valid tone present at input, tPU equals time from PDWN going low until ESt going high.

Figure 10 - Single-Ended Input Configuration

AC Electrical Characteristics - VDD=5.0V±5%, VSS=0V, -40°C ≤ To ≤ +85°C , using Test Circuit shown in Figure 10.


1

TI

MING

Tone present detect time tDP 5 11 14 ms Note 1

2 Tone absent detect time tDA 0.5 4 8.5 ms Note 1

3 Tone duration accept tREC 40 ms Note 2

4 Tone duration reject tREC 20 ms Note 2

5 Interdigit pause accept tID 40 ms Note 2

6 Interdigit pause reject tDO 20 ms Note 2

7

OUTPUTS

Propagation delay (St to Q) tPQ 8 11 µs TOE=VDD

8 Propagation delay (St to StD) tPStD 12 16 µs TOE=VDD

9 Output data set up (Q to StD) tQStD 3.4 µs TOE=VDD

10 Propagation delay (TOE to Q ENABLE) tPTE 50 ns load of 10 kΩ,50 pF

11 Propagation delay (TOE to Q DISABLE) tPTD 300 ns load of 10 kΩ,50 pF

12 PDWN

Power-up time tPU 30 ms Note 3

13 Power-down time tPD 20 ms

14

CLOCK

Crystal/clock frequency fC 3.5759 3.5795 3.5831 MHz

15 Clock input rise time tLHCL 110 ns Ext. clock

16 Clock input fall time tHLCL 110 ns Ext. clock

17 Clock input duty cycle DCCL 40 50 60 % Ext. clock

18 Capacitive load (OSC2) CLO 30 pF

IN+

IN-

GSVRef

INH

PDWN

OSC 1

OSC 2VSS TOE

VDD

St/GT

ESt

StD

Q4

Q3

Q2

Q1

DTMFInput

C1

R1

R2

X-tal

VDD

C2

R3

NOTES:R1,R2=100KΩ ± 1%R3=300KΩ ± 1%C1,C2=100 nF ± 5%X-tal=3.579545 MHz ± 0.1%

MT8870D/MT8870D-1


4-21

Figure 11 - Timing Diagram

EXPLANATION OF EVENTS

EXPLANATION OF SYMBOLS

A) TONE BURSTS DETECTED, TONE DURATION INVALID, OUTPUTS NOT UPDATED.

B) TONE #n DETECTED, TONE DURATION VALID, TONE DECODED AND LATCHED IN OUTPUTS

C) END OF TONE #n DETECTED, TONE ABSENT DURATION VALID, OUTPUTS REMIAN LATCHED UNTIL NEXT VALIDTONE.

D) OUTPUTS SWITCHED TO HIGH IMPEDANCE STATE.

E) TONE #n + 1 DETECTED, TONE DURATION VALID, TONE DECODED AND LATCHED IN OUTPUTS (CURRENTLYHIGH IMPEDANCE).

F) ACCEPTABLE DROPOUT OF TONE #n + 1, TONE ABSENT DURATION INVALID, OUTPUTS REMAIN LATCHED.

G) END OF TONE #n + 1 DETECTED, TONE ABSENT DURATION VALID, OUTPUTS REMAIN LATCHED UNTIL NEXTVALID TONE.

Vin DTMF COMPOSITE INPUT SIGNAL.

ESt EARLY STEERING OUTPUT. INDICATES DETECTION OF VALID TONE FREQUENCIES.

St/GT STEERING INPUT/GUARD TIME OUTPUT. DRIVES EXTERNAL RC TIMING CIRCUIT.

Q1-Q4 4-BIT DECODED TONE OUTPUT.

StD DELAYED STEERING OUTPUT. INDICATES THAT VALID FREQUENCIES HAVE BEEN PRESENT/ABSENT FOR THEREQUIRED GUARD TIME THUS CONSTITUTING A VALID SIGNAL.

TOE TONE OUTPUT ENABLE (INPUT). A LOW LEVEL SHIFTS Q1-Q4 TO ITS HIGH IMPEDANCE STATE.

tREC MAXIMUM DTMF SIGNAL DURATION NOT DETECED AS VALID

tREC MINIMUM DTMF SIGNAL DURATION REQUIRED FOR VALID RECOGNITION

tID MAXIMUM TIME BETWEEN VALID DTMF SIGNALS.

tDO MAXIMUM ALLOWABLE DROP OUT DURING VALID DTMF SIGNAL.

tDP TIME TO DETECT THE PRESENCE OF VALID DTMF SIGNALS.

tDA TIME TO DETECT THE ABSENCE OF VALID DTMF SIGNALS.

tGTP GUARD TIME, TONE PRESENT.

tGTA GUARD TIME, TONE ABSENT.

Vin

ESt

St/GT

Q1-Q4

StD

TOE

EVENTS A B C

D

E F G

tREC tREC tID tDO

TONE #nTONE#n + 1

TONE#n + 1

tDP tDA

tGTP tGTA

tPQtQStD

tPSrD

tPTD

tPTE

# n # (n + 1)HIGH IMPEDANCE

DECODED TONE # (n-1)

VTSt


4-22

Notes:

FEATURES

Power dissipation PCM : 0.4 W Tamb=25 Collector current ICM : 0.1 A Collector-base voltage V(BR)CBO : 50 V

ELECTRICAL CHARACTERISTICS Tamb=25 unless otherwise specified

Parameter Symbol Test conditions MIN TYP MAX UNIT

Collector-base breakdown voltage V(BR)CBO Ic= 100 A IE=0 50 V

Collector-emitter breakdown voltage V(BR)CEO Ic= 0. 1 mA IB=0 45 V

Emitter-base breakdown voltage V(BR)EBO IE= 100 A IC=0 5 V

Collector cut-off current ICBO VCB=50 V , IE=0 0.1 A

Collector cut-off current ICEO VCE=35 V , IB=0 0.1 A

Emitter cut-off current IEBO VEB= 3 V IC=0 0.1 A

DC current gain(note) HFE 1 VCE= 5 V, IC= 1mA 60 1000

Collector-emitter saturation voltage VCE(sat) IC= 100mA, IB= 5 mA 0.3 V

Base-emitter saturation voltage VBE(sat) IC= 100 mA, IB= 5mA 1 V

Transition frequency fT

VCE= 5 V, IC= 10mA

f =30MHz150 MHz

CLASSIFICATION OF HFE(1)

Rank A B C D

Range 60-150 100-300 200-600 400-1000

1 2 3

TO 92

1.EMITTER

2.BASE

3.COLLECTOR

Wing Shing Computer Components Co., (H.K.)Ltd. Tel:(852)2341 9276 Fax:(852)2797 8153Homepage: http://www.wingshing.com E-mail: [email protected]

Tong Lijun

Tong Lijun

9014

Tong Lijun

NPN SILICON TRANSISTOR

abc abc

© 2000 Fairchild Semiconductor Corporation DS005994 www.fairchildsemi.com

October 1987

Revised August 2000

CD

4514BC

• CD

4515BC

4-Bit L

atched

/4-to-16 L

ine D

ecod

ers

CD4514BC• CD4515BC4-Bit Latched/4-to-16 Line Decoders

General DescriptionThe CD4514BC and CD4515BC are 4-to-16 line decoderswith latched inputs implemented with complementary MOS(CMOS) circuits constructed with N- and P-channelenhancement mode transistors. These circuits are prima-rily used in decoding applications where low power dissipa-tion and/or high noise immunity is required.

The CD4514BC (output active high option) presents a logi-cal “1” at the selected output, whereas the CD4515BC pre-sents a logical “0” at the selected output. The input latchesare R–S type flip-flops, which hold the last input data pre-sented prior to the strobe transition from “1” to “0”. Thisinput data is decoded and the corresponding output is acti-vated. An output inhibit line is also available.

Features Wide supply voltage range: 3.0V to 15V

High noise immunity: 0.45 VDD (typ.)

Low power TTL: fan out of 2

compatibility: driving 74L

Low quiescent power dissipation:0.025 µW/package @ 5.0 VDC

Single supply operation

Input impedance = 1012Ω typically

Plug-in replacement for MC14514, MC14515

Ordering Code:

Devices also available in Tape and Reel. Specify by appending suffix letter “X” to the ordering code.

Connection Diagram

Top View

Order Number Package Number Package Diagram

CD4514BCWM M24B 24-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-013, 0.300 Wide

CD4514BCN N24A 24-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-011, 0.600 Wide

CD4515BCWM M24B 24-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-013, 0.300 Wide

CD4515BCN N24A 24-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-011, 0.600 Wide

www.fairchildsemi.com 2

CD

4514

BC

• C

D45

15B

CTruth Table

Decode Truth Table (Strobe = 1)

X = Don’t Care

Logic Diagram

Data Inputs Selected Output

Inhibit D C B A CD4514 = Logic “1”

CD4515 = Logic “0”

0 0 0 0 0 S0

0 0 0 0 1 S1

0 0 0 1 0 S2

0 0 0 1 1 S3

0 0 1 0 0 S4

0 0 1 0 1 S5

0 0 1 1 0 S6

0 0 1 1 1 S7

0 1 0 0 0 S8

0 1 0 0 1 S9

0 1 0 1 0 S10

0 1 0 1 1 S11

0 1 1 0 0 S12

0 1 1 0 1 S13

0 1 1 1 0 S14

0 1 1 1 1 S15

1 X X X X All Outputs = 0, CD4514

All Outputs = 1, CD4515

3 www.fairchildsemi.com

CD

4514BC

• CD

4515BC

Absolute Maximum Ratings(Note 1)

(Note 2)

Recommended OperatingConditions (Note 2)

Note 1: “Absolute Maximum Ratings” are those values beyond which thesafety of the device cannot be guaranteed. Except for “Operating Tempera-ture Range” they are not meant to imply that the devices should be oper-ated at these limits. The tables of “Recommended Operating Conditions”and “Electrical Characteristics” provide conditions for actual device opera-tion.

Note 2: VSS = 0V unless otherwise specified.

DC Electrical Characteristics (Note 2)CD4514BC, CD4515BC

Note 3: IOH and IOL are tested one output at a time.

DC Supply Voltage (VDD) −0.5V to +18V

Input Voltage (VIN) −0.5V to VDD + 0.5V

Storage Temperature Range (TS) −65°C to +150°C Power Dissipation (PD)

Dual-In-Line 700 mW

Small Outline 500 mW

Lead Temperature (TL)

(Soldering, 10 seconds) 260°C

DC Supply Voltage (VDD) 3V to 15V

Input Voltage (VIN) 0V to VDD

Operating Temperature Range (TA)

CD4514BC, CD4515BC −40°C to +85°C

Symbol Parameter Conditions −40°C +25°C +85°C

Units Min Max Min Typ Max Min Max

IDD Quiescent Device VDD = 5V, VIN = VDD or V SS 20 0.005 20 150 µA

Current VDD = 10V, VIN = VDD or V SS 40 0.010 40 300 µA

VDD = 15V, VIN = VDD or V SS 80 0.015 80 600 µA

VOL LOW Level VIL = 0V, VIH = VDD,

Output Voltage |IO| < 1 µA

VDD = 5V 0.05 0 0.05 0.05 V

VDD = 10V 0.05 0 0.05 0.05 V

VDD = 15V 0.05 0 0.05 0.05 V

VOH HIGH Level VIL = 0V, VIH = VDD,

Output Voltage |IO| < 1 µA

VDD = 5V 4.95 4.95 5.0 4.95 V

VDD = 10V 9.95 9.95 10.0 9.95 V

VDD = 15V 14.95 14.95 15.0 14.95 V

VIL LOW Level |IO| < 1 µA

Input Voltage VDD = 5V, VO = 0.5V or 4.5V 1.5 2.25 1.5 1.5 V

VDD = 10V, VO = 1.0V or 9.0V 3.0 4.50 3.0 3.0 V

VDD = 15V, VO = 1.5V or 13.5V 4.0 6.75 4.0 4.0 V

VIH HIGH Level |IO| < 1 µA

Input Voltage VDD = 5V, VO = 0.5V or 4.5V 3.5 3.5 2.75 3.5 V

VDD = 10V, VO = 1.0V or 9.0V 7.0 7.0 5.50 7.0 V

VDD = 15V, VO = 1.5V or 13.5V 11.0 11.0 8.25 11.0 V

IOL LOW Level Output VDD = 5V, VO = 0.4V 0.52 0.44 0.88 0.36 mA

Current (Note 3) VDD = 10V, VO = 0.5V 1.3 1.1 2.25 0.90 mA

VDD = 15V, VO = 1.5V 3.6 3.0 8.8 2.4 mA

IOH HIGH Level Output VDD = 5V, VO = 4.6V −0.52 −0.44 −0.88 −0.36 mA

Current (Note 3) VDD = 10V, VO = 9.5V −1.3 −1.1 −2.25 −0.90 mA

VDD = 15V, VO = 13.5V −3.6 −3.0 −8.8 −2.4 mA

IIN Input Current VDD = 15V, VIN = 0V −0.3 −10−5 −0.3 −1.0 µA

VDD = 15V, VIN = 15V 0.3 10−5 0.3 1.0 µA

www.fairchildsemi.com 4

CD

4514

BC

• C

D45

15B

CAC Electrical Characteristics (Note 4)

All types CL = 50 pF, TA = 25°C, tr = tf = 20 ns unless otherwise specified

Note 4: AC Parameters are guaranteed by DC correlated testing.

Note 5: CPD determines the no load AC power consumption of any CMOS device. For complete explanation, see Family Characteristics application note,

AN-90.

Note 6: Capacitance is guaranteed by periodic testing.

Symbol Parameter Conditions Min Typ Max Units

tTHL, tTLH Transition Times VDD = 5V 100 200 ns

VDD = 10V 50 100 ns

VDD = 15V 40 80 ns

tPLH, tPHL Propagation Delay Times VDD = 5V 550 1100 ns

VDD = 10V 225 450 ns

VDD = 15V 150 300 ns

tPLH, tPHL Inhibit Propagation VDD = 5V 400 800 ns

Delay Times VDD = 10V 150 300 ns

VDD = 15V 100 200 ns

tSU Setup Time VDD = 5V 125 250 ns

VDD = 10V 50 100 ns

VDD = 15V 38 75 ns

tWH Strobe Pulse Width VDD = 5V 175 350 ns

VDD = 10V 50 100 ns

VDD = 15V 38 75 ns

CPD Power Dissipation Capacitance Per Package (Note 5) 150 pF

CIN Input Capacitance Any Input (Note 6) 5 7.5 pF

5-59

FAST AND LS TTL DATA

BCD TO 7-SEGMENTDECODER

The SN54 /74LS48 is a BCD to 7-Segment Decoder consisting of NANDgates, input buffers and seven AND-OR-INVERT gates. Seven NAND gatesand one driver are connected in pairs to make BCD data and its complementavailable to the seven decoding AND-OR-INVERT gates. The remainingNAND gate and three input buffers provide lamp test, blanking input/ripple-blanking input for the LS48.

The circuit accepts 4-bit binary-coded-decimal (BCD) and, depending onthe state of the auxiliary inputs, decodes this data to drive other components.The relative positive logic output levels, as well as conditions required at theauxiliary inputs, are shown in the truth tables.

The LS48 circuit incorporates automatic leading and/or trailing edgezero-blanking control (RBI and RBO). Lamp Test (LT) may be activated anytime when the BI /RBO node is HIGH. Both devices contain an overridingblanking input (BI) which can be used to control the lamp intensity by varyingthe frequency and duty cycle of the BI input signal or to inhibit the outputs.• Lamp Intensity Modulation Capability (BI/RBO)• Internal Pull-Ups Eliminate Need for External Resistors• Input Clamp Diodes Eliminate High-Speed Termination Effects

14 13 12 11 10 9

1 2 3 4 5 6

VCC

7

16 15

8

f g a b c d e

B C LT BI / RBO RBI D A GND

CONNECTION DIAGRAM DIP (TOP VIEW)

LOGIC DIAGRAM

INPUT

BLANKING INPUT ORRIPPLE-BLANKINGOUTPUT

RIPPLE-BLANKINGINPUT

LAMP-TESTINPUT

A

B

C

D

a

b

c

d

e

f

g

OUTPUT

SN54/74LS48

BCD TO 7-SEGMENTDECODER

LOW POWER SCHOTTKY

J SUFFIXCERAMIC

CASE 620-09

N SUFFIXPLASTIC

CASE 648-08

161

16

1

ORDERING INFORMATION

SN54LSXXJ CeramicSN74LSXXN PlasticSN74LSXXD SOIC

161

D SUFFIXSOIC

CASE 751B-03

LOGIC SYMBOL

VCC = PIN 16GND = PIN 8

7 1 2 6 3 5

13 12 11 10 9 15 14 4

A B C D LT RBI

a b c d e f gBI/RBO

SN54/74LS48

14 15

NUMERICAL DESIGNATIONS — RESULTANT DISPLAYS

0 1 2 3 4 5 6 7 8 9 10 11 12 13

NOTES:(1) BI/RBO is wired-AND logic serving as blanking input (BI) and/or

ripple-blanking output (RBO). The blanking out (BI) must be openor held at a HIGH level when output functions 0 through 15 aredesired, and ripple-blanking input (RBI) must be open or at a HIGHlevel if blanking of a decimal 0 is not desired. X=input may be HIGHor LOW.

(2) When a LOW level is applied to the blanking input (forced condition)all segment outputs go to a LOW level, regardless of the state of anyother input condition.

(3) When ripple-blanking input (RBI) and inputs A, B, C, and D are atLOW level, with the lamp test input at HIGH level, all segmentoutputs go to a HIGH level and the ripple-blanking output (RBO)goes to a LOW level (response condition).

(4) When the blanking input/ripple-blanking output (BI/RBO) is open orheld at a HIGH level, and a LOW level is applied to lamp-test input,all segment outputs go to a LOW level.

TRUTH TABLESN54/74LS48

INPUTS OUTPUTS

5-60


SN54/74LS48

PIN NAMES LOADING (Note a)

HIGH LOW

A, B, C, DRBILTBI /RBO

BI

BCD InputsRipple-Blanking (Active Low) InputLamp-Test (Active Low) InputBlanking Input or Ripple-Blanking Output (Active Low)Blanking (Active Low) Input

0.5 U.L.0.5 U.L.0.5 U.L.0.5 U.L.1.2 U.L.0.5 U.L.

Open-Collector

0.25 U.L.0.25 U.L.0.25 U.L.0.75 U.L.2(1) U.L.0.25 U.L.3.75 (1.25) U.L. (48)

NOTES:a) Unit Load (U.L.) = 40 µA HIGH/ 1.6 mA LOWb) Outut current measured at VOUT = 0.5 V

Output LOW drive factor is SN54LS / 74LS48: 1.25 U.L. for Military (54), 3.75 U.L. for Commercial (74).

DECIMALOR

FUNCTIONLT RBI D C B A BI / RBO a b c d e f g NOTE

0 H H L L L L H H H H H H H L 1

1 H X L L L H H L H H L L L L 1

2 H X L L H L H H H L H H L H

3 H X L L H H H H H H H L L H

4 H X L H L L H L H H L L H H

5 H X L H L H H H L H H L H H

6 H X L H H L H L L H H H H H

7 H X L H H H H H H H L L L L

8 H X H L L L H H H H H H H H

9 H X H L L H H H H H L L H H

10 H X H L H L H L L L H H L H

11 H X H L H H H L L H H L L H

12 H X H H L L H L H L L L H H

13 H X H H L H H H L L H L H H

14 H X H H H L H L L L H H H H

15 H X H H H H H L L L L L L L

BI X X X X X X L L L L L L L L 2

RBI H L L L L L L L L L L L L L 3

LT L X X X X X H H H H H H H H 4

5-61


SN54/74LS48

GUARANTEED OPERATING RANGES

Symbol Parameter Min Typ Max Unit

VCC Supply Voltage 5474

4.54.75

5.05.0

5.55.25

V

TA Operating Ambient Temperature Range 5474

–550

2525

12570

°C

IOH Output Current — High a to g 54, 74 –100 µA

IOH Output Current — High BI /RBO 54, 74 –50 µA

IOL Output Current — Low a to g 5474

2.06.0

mA

IOL Output Current — Low BI /RBOBI /RBO

5474

1.63.2

mA

DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE (unless otherwise specified)

Symbol Parameter

Limits

Unit Test ConditionsSymbol Parameter Min Typ Max Unit Test Conditions

VIH Input HIGH Voltage 2.0 VGuaranteed Input HIGH Voltage forAll Inputs

VIL Input LOW Voltage54 0.7

VGuaranteed Input LOW Voltage forAll InputsVIL Input LOW Voltage

74 0.8V

Guaranteed Input LOW Voltage forAll Inputs

VIK Input Clamp Diode Voltage –1.5 V VCC = MIN, IIN = –18 mA

VOH Output HIGH Voltage 2.4 4.2 µAVCC = MIN, IOH = –50 µA,VIN = VIH or U.L. per Truth TableVOH Output HIGH Voltage 2.4 4.2 µAVCC = MIN, IOH = –50 µA,VIN = VIH or U.L. per Truth Table

IO Output Current a to g –1.3 –2.0 mAVCC = MIN, VO = 0.85 VInput Conditioner as for VOH

VOL Output LOW Voltage a to g54, 74 0.4 V IOL = 2.0 mA VCC = MIN, VIH = 2.0 V

VIL = VIL MAXVOL Output LOW Voltage a to g74 0.5 V IOL = 6.0 mA

VCC = MIN, VIH = 2.0 VVIL = VIL MAX

VOLOutput LOW VoltageBI /RBO

54, 74 0.4 V IOL = 1.6 mA VCC = MAX, VIH = 2.0 VVIL = VIL MAXVOL

Output LOW VoltageBI /RBO 74 0.5 V IOL = 3.2 mA

VCC = MAX, VIH = 2.0 VVIL = VIL MAX

IIHInput HIGH Current(Except BI /RBO)

20 µA VCC = MAX, VIN = 2.7 VIIH

Input HIGH Current(Except BI /RBO) 0.1 mA VCC = MAX, VIN = 7.0 V

IILInput LOW Current(Except BI /RBO) –0.4 mA VCC = MAX, VIN = 0.4 V

IIL Input LOW Current BI/RBO –1.2 mA VCC = MAX, VIN = 0.4 V

ICC Power Supply Current 25 38 mA VCC = MAX

IOS Short Circuit Current BI/RBO (Note 1) –0.3 –2.0 mA VCC = MAX

Note 1: Not more than one output should be shorted at a time, nor for more than 1 second.

AC CHARACTERISTICS (VCC = 5.0 V, TA = 25°C)

Symbol Parameter

Limits

Unit Test ConditionsSymbol Parameter Min Typ Max Unit Test Conditions

tPHLPropagation Delay Time, HIGH-to-LOWLevel Output from A Input

100 ns

CL = 15 pF, RL = 4.0 kΩtPLH

Propagation Delay Time, LOW-to-HIGHLevel Output from A Input

100 ns

CL = 15 pF, RL = 4.0 kΩ

tPHLPropagation Delay Time, HIGH-to-LOWLevel Output from RBI Input

100 ns

CL = 15 pF, RL = 6.0 kΩtPLH

Propagation Delay Time, LOW-to-HIGHLevel Output from RBI Input

100 ns

CL = 15 pF, RL = 6.0 kΩ

repository.usd.ac.idrepository.usd.ac.id/28817/2/045114013_full.pdf · vi lembar pernyataan...

Documents