Rangkaian Flip-Flop (D-FF, RS-FF dan JK-FF)

Rangkaian Flip-Flop (D-FF, RS-FF dan JK-FF)

Pengertian FLIP-FLOP

flip-flop adalah rangkaian digital yang digunakan untuk menyimpan satu bit secara semi permanen sampai ada suatu perintah untuk menghapus atau mengganti isi dari bit yang disimpan.

Prinsip dasar dari flip-flop adalah suatu komponen elektronika dasar seperti transistor, resistor dan dioda yang di rangkai menjadi suatu gerbang logika yang dapat bekerja secara sekuensial.

Nama lain dari flip-flop adalah multivibrator bistabil.

Jenis- Jenis Flip-flop

D-FF

RS-FF

JK-FF

1. D-FF

D FF (Data atau Delay Flip-Flop) adalah Flip-Flop yang hanya terdiri dari sebuah input, yaitu D, sepasang output yang nilainya berlawanan, yaitu Q dan Q, dan sepasang feedback. Selain itu, D FF juga dilengkapi dengan bit CLK atau Clock sebagai input. .

Clock ini memberikan izin, kapan saatnya nilai output boleh berubah. Ringkasnya, nilai output Q akan selalu sama dengan D dan perubahan nilai output hanya bisa terjadi jika diizinkan oleh kondisi clock.

Ada 4 macam kondisi clock, yaitu

HIGH clock, yaitu saat nilai CLK = 1 atau HIGH.

LOW clock, yaitu saat nilai CLK = 0 atau LOW.

Positive Edge atau Rising Edge clock, yaitu saat transisi nilai CLK dari LOW ke HIGH atau dari 0 ke 1.

Negative Edge atau Falling Edge clock, yaitu saat transisi nilai CLK dari HIGH ke LOW atau dari 1 ke 0.

Berikut gambarnya:

Gambar 8.3. D-FF dengan HIGH clock. (a) Rangkaian, (b) Tabel Kebenaran (c) Simbol

Pada gambar 8.3 dapat dilihat Rangkaian, Tabel Kebenaran dan Simbol D-FF. Nilai output tetap selama CLK = 0. Nilai output akan sama dengan input D saat CLK = 1. Sedangkan gambar 8.4 adalah contoh D-FF yang dilengkapi Rising Edge Clock, nilai outputnya diizinkan berubah hanya saat CLK transisi dari LOW ke HIGH seperti dapat dilihat pada tabel kebenaran dalam gambar 8.4.b.

Gambar 8.4. D-FF dengan Rise Clock. (a) Rangkaian, (b) Tabel Kebenaran (c) Simbol

Terkait implementasinya, biasanya D-FF dikemas dalam IC yang berisi 8 Flip-Flop, misalnya IC yang Tabel Kebenaran dan Simbolnya dapat dilihat pada gambar 8.5. Inputnya terdiri dari MR (Master Reset), CP (Clock Pulse) dan 8-bit Dn (D0 sampai D7).

Gambar 8.5. D-FF 8-bit. Tabel Kebenaran dan Simbol Rangkaiannya.

Sedangkan outputnya terdiri dari 8-bit yaitu Qn (Q0 sampai Q7). Setiap D hanya terkait dengan satu Q tertentu, misalnya Q3 hanya dipengaruhi D3 dan seterusnya.

Seperti tampak pada tabel dalam gambar 8.5, izin perubahan diberikan oleh Rising Clock atau transisi pin CP dari LOW ke HIGH.

Tetapi jika MR direset atau dibuat menjadi LOW, maka seluruh pin Qn dipaksa jadi LOW tanpa menghiraukan clock maupun Dn. Sehingga dalam operasi normalnya, MR harus HIGH dan kesempatan perubahan hanya pada saat pin CP mengalami transisi dari LOW ke HIGH.

Gambar 8.6. Rangkaian D-FF 8-bit

2. RS-FF

Flip-flop ini mempunyai dua masukan dan dua keluaran, di mana salah satu keluarannya (y) berfungsi sebagai komplemen.

Sehingga flip-flop ini disebut juga rangkaian dasar untuk membangkitkan sebuah variabel beserta komplemennya.

RS Flip Flop mempunyai 2 input yaitu, S=Set dan R=Rest. Mempunyai 2 output yaitu Q dan . Bertindak sebagai 1 bit memori dengan output Q sebagai nilai bit tersebut. S=1, R=1 tidak di benarkan (tidak boleh diset serentak (karena akan menghasilkan output yang tidak konsisten.

Flip-flop RS dapat dibentuk dari kombinasi dua gerbang NAND atau kombinasi dua gerbang NOR. Lihat gambar 1 dan 2.

Gambar 1 Skematik RS FlipFlop

Gambar 2 Simulasi RS Flip-Flop

3. JK-FF

JK flip-flop sering disebut dengan JK FF induk hamba atau Master Slave JK FF karena terdiri dari dua buah flip-flop, yaitu Master FF dan Slave FF. Master Slave JK FF ini memiliki 3 buah terminal input yaitu J, K dan Clock.

Sedangkan IC yang dipakai untuk menyusun JK FF adalah tipe 7473 yang mempunyai 2 buah JK flip-flop dimana lay outnya dapat dilihat pada Vodemaccum IC (Data bookc IC). Kelebihan JK FF terhadap FF sebelumnya yaitu JK FF tidak mempunyai kondisi terlarang artinya berapapun input yang diberikan asal ada clock maka akan terjadi perubahan pada

Gambar JK-FF. (a) Rangkaian. (b) Tabel Kebenaran. (c) Simbol.

Sesuai kondisi input JK, ada 4 kemungkinan output yang semuanya valid, yaitu:

No Change, Tidak ada perubahan pada output jika JK = 00.

Set K, Pin Q akan bernilai 1 karena JK = 01.

Set J, Pin Q akan bernilai 1 karena JK = 10.

Toggle, Nilai output menjadi kebalikan kondisi sebelumnya jika input JK = 11. Misalnya jika sebelumnya QQ = 10, setelah diizinkan clock, berubah menjadi QQ = 01

FLIP-FLOP

FLIP-FLOP

Flip-flop adalah keluarga Multivibrator yang mempunyai dua keadaaan stabil atau disebut Bistobil Multivibrator. Rangkaian flip-flop mempunyai sifat sekuensial karena sistem kerjanya diatur dengan jam atau pulsa, yaitu sistem-sistem tersebut bekerja secara sinkron dengan deretan pulsa berperiode T yang disebut jam sistem (System Clock atau disingkat menjadi CK). Seperti yang ditunjukkan dalam gambar 1:

Gambar1: Keluaran dari pembangkit pulsa yang digunakan sebagai deretan pulsa untuk sinkronisasi suatu sistem digital sekuensial Lebor pulsa tp diandaikan kecil terhadap T. Berbeda dengan uraian materi sebelumnya yang bekerja atas dasar gerbang logika dan logika kombinasi, keluarannya pada saat tertentu hanya tergantung pada harga-harga masukan pada saat yang sama. Sistem seperti ini dinamakan tidak memiliki memori. Disamping itu bahwa sistem tersebut menghafal hubungan fungsional antara variabel keluaran dan variabel masukan. Sedangkan fungsi rangkaian flip-flop yang utama adalah sebagai memori (menyimpan informasi) 1 bit atau suatu sel penyimpan 1 bit. Selain itu flip-flop juga dapat digunakan pada Rangkaian Shift Register, rangkaian Counter dan lain sebagainya.Macam - macam Flip-Flop:

1. RS Flip-Flop

2. CRS Flip-Flop

3. D Flip-Flop

4. T Flip-Flop

5. J-K Flip-Flop

ad 1. RS Flip-Flop

RS Flip-Flop yaitu rangkaian Flip-Flop yang mempunyai 2 jalan keluar Q dan Q (atasnya digaris). Simbol-simbol yang ada pada jalan keluar selalu berlawanan satu dengan yang lain. RS-FF adalah flip-flop dasar yang memiliki dua masukan yaitu R (Reset) dan S (Set). Bila S diberi logika 1 dan R diberi logika 0, maka output Q akan berada pada logika 0 dan Q not pada logika 1. Bila R diberi logika 1 dan S diberi logika 0 maka keadaan output akan berubah menjadi Q berada pada logik 1 dan Q not pada logika 0.

Sifat paling penting dari Flip-Flop adalah bahwa sistem ini dapat menempati salah satu dari dua keadaan stabil yaitu stabil I diperoleh saat Q =1 dan Q not = 0, stabil ke II diperoleh saat Q=0 dan Q not = 1 yang diperlihatkan pada gambar berikut:

Gambar 2. RS-FF yang disusun dari gerbang NAND

Tabel Kebenaran:

S

B

Q

Q

Keterangan

0

0

1

1

Terlarang

0

1

1

0

Set (memasang)

1

1

1

0

Stabil I

1

0

0

1

Reset (melepas)

1

1

0

1

Stabil II

0

0

1

1

Terlarang

1

1

Qn

Qn

Kondisi memori (mengingat)

Yang dimaksud kondisi terlarang yaitu keadaaan yang tidak diperbolehkan kondisi output Q sama dengan Q not yaitu pada saat S=0 dan R=0.

Yang dimaksud dengan kondisi memori yaitu saat S=1 dan R=1, output Q dan Qnot akan menghasilkan perbedaan yaitu jika Q=0 maka Qnot=1 atau sebaliknya jika Q=1 maka Q not =0.

ad 2. CRS Flip-Flop

Tabel kebenarannya:

S

R

Qn +1

0

0

Qn

0

1

0

1

0

1

1

1

terlarang

Keterangan:

Qn = Sebelum CK

Qn +1 = Sesudah CK

CRS Flip-flop adalah clocked RS-FF yang dilengkapi dengan sebuah terminal pulsa clock. Pulsa clock ini berfungsi mengatur keadaan Set dan Reset. Bila pulsa clock berlogik 0, maka perubahan logik pada input R dan S tidak akan mengakibatkan perubahan pada output Q dan Qnot. Akan tetapi apabila pulsa clock berlogik 1, maka perubahan pada input R dan S dapat mengakibatkan perubahan pada output Q dan Q not.

ad 3. D Flip-Flop

D flip-flop adalah RS flip-flop yang ditambah dengan suatu inventer pada reset inputnya. Sifat dari D flip-flop adalah bila input D (Data) dan pulsa clock berlogik 1, maka output Q akan berlogik 1 dan bilamana input D berlogik 0, maka D flip-flop akan berada pada keadaan reset atau output Q berlogik 0.

Gambar 4. D flip-flop

Tabel Kebenaran:

D

Qn+1

0

1

0

1

ad 4. T Flip-Flop

Gambar 5. T flip-flop

Tabel Kebenaran:

T

Q

0

0

1

0

0

1

1

1

0

0

1

0

0

1

1

1

Rangkaian T flip-flop atau Togle flip-flop dapat dibentuk dari modifikasi clocked RSFF, DFF maupun JKFF. TFF mempunyai sebuah terminal input T dan dua buah terminal output Q dan Qnot. TFF banyak digunakan pada rangkaian Counter, frekuensi deviden dan sebagainya.

ad 5. J-K Flip-Flop

JK flip-flop sering disebut dengan JK FF induk hamba atau Master Slave JK FF karena terdiri dari dua buah flip-flop, yaitu Master FF dan Slave FF. Master Slave JK FF ini memiliki 3 buah terminal input yaitu J, K dan Clock. Sedangkan IC yang dipakai untuk menyusun JK FF adalah tipe 7473 yang mempunyai 2 buah JK flip-flop dimana lay outnya dapat dilihat pada Vodemaccum IC (Data bookc IC). Kelebihan JK FF terhadap FF sebelumnya yaitu JK FF tidak mempunyai kondisi terlarang artinya berapapun input yang diberikan asal ada clock maka akan terjadi perubahan pada output.

Tabel Kebenaran:

J

K

Qn+1

Keterangan

0

0

Qn

Mengingat

0

1

0

Reset

1

0

1

Set

1

1

Qn (strep)

Togle

Petunjuk Pengerjaan !

Kerjakan tugas dan tes formatif berikut di ketik pada MS.WORD dan simpan menggunakan nama kalian masing-masing. kemudian kirimkan tugas tersebut dengan fungsi attachment file ke email saya di sunartooks190@yahoo.com paling lambat tanggal 10 Oktober 2008.

a. TUGAS

1. Berikan definisi dari suatu flip-flop!

2. Tuliskan 2 fungsi dari flip-flop !

3. Sebutkan jenis-jenis flip-flop yang pengaturnya menggunakan jam (clock)!

4. Gambarkan sebuah flip-flop RS yang tidak menggunakan dan disusun dari pintu/gerbang NAND!

5. Apa arti dari Men-Set flip-flop?

b. Test Formatif

I Berilah tanda silang pada jawaban yang paling benar!

1. Flip-flop termasuk golongan/keluarga:

a. Univibrator

b. Astabil Multivibrator

c. Monostabil Multivibrator

d. Bistabil Multivibrator

2. Yang bukan merupakan jenis flip-flop yang diatur dengan clock adalah:

a. JK FF

b. D FF

c. CRS FF

d. RS FF

3. Daerah terlarang untuk RS FF yang disusun dari pintu NAND yaitu:

a. S=0 , R=0 c. S=0 , R=1

b. S=1 , R=0 d. S=1 , R=1

4. Daerah stabil untuk RS FF yang dibangun dari pintu NAND yaitu:

a. S=0 , R=0 c. S=1 , R=0

b. S=1 , R=1 d. S=0 , R=1

5. Yang disebut dengan Me-Reset sebuah FF yaitu dengan membuat keluaran:

a. Q=1 , Qnot=0 c. Q=0 , Qnot=1

b. Q=1 , Qnot=1 d. Q=0 , Qnot=0

6. Jenis flip-flop yang tidak mempunyai kondisi terlarang adalah:

a. RS FF dari NAND c. JK FF

b. CRS FF d. RS FF dari NOR

7. Daerah terlarang untuk CRS flip-flop adalah:

a. R=1 , S=1 c. R=0 , S=1

b. R=0 , S=0 d. R=1 , S=0

8. Pernyataan berikut merupakan fungsi dari flip-flop, kecuali:

a. Memory

b. Pembangkit pulsa clock

c. Rangkaian penggeser data

d. Rangkaian hitung

9. Jenis IC yang melaksanakan fungsi NAND adalah:

a. 7402 c. 7473

b. 7400 d. 7474

10. Jenis IC yang melaksanakan fungsi JK FF adalah:

a. 7402 c. 7473

b. 7400 d. 7474

FLIP FLOP

FLIP-FLOP merupakan suatu rangkaian yang terdiri sdari dua elemen aktif (Transistor) yang kerjanya saling bergantian. Fungsinya adalah sebagai berikut:1. Menyimpan bilangan biner2. Mencacah pulsa3. Menyerampakkan/men-sinkronkan rangkaian aritmatikaMisalnya : Beberapa full yang dapat dikendalikanFLIP-FLOP bersifat bistable : dua kondisi yang stabil 0 atau 1. Kondisi ini akan tetap stabil tidak akan berubah jika tidak ada pemicu (input) yang masuk.

JK Flip-Flop

Flip-flop J-K merupakan penyempurnaan dari flip-flop R-S terutama untuk mengatasi masalah osilasi, yaitu dengan adanya umpan balik, serta masalah kondisi terlarang , yaitu pada kondisi masukan J dan K berlogika 1 yang akan membuat kondisi keluaran menjadi berlawanan dengan kondisi keluaran sebelumnya atau dikenal dengan istilah toggle.

-> Diagram JK

-> Skema pengkabelan JK

Pertama-tama pasang IC pada bread board, lalu hubungkan saklar dan IC menggunakan kabel yang tersedia, hubungkan juga IC dengan ground, input power 5V, dan juga output untuk LED. Input J dihubungkan pada kaki 14, Input clock dihubungkan pada kaki 1, Input K dihubungkan pada kaki 3, Voltase/VCC dihubungkan pada kaki 4, D / CLEAR bernilai 1 pada kaki ke 2 pada IC 7473.

-> Tabel Kebenaran

Kelemahan dari flip-flop SR adalah munculnya output yang tidak dapat didefinisikan ketika input S dan R tinggi untuk jenis NOR dan rendah untuk jenis AND. Untuk menanggulangi keadaan tersebut, maka dikembangkan menjadi flip-flop JK yang dibangun utnuk mengantisipasi keadaan terlarang pada SR flip-flop.