1

LOGIKA MESINLOGIKA MESIN

2

PENDAHULUANPENDAHULUANData dan instruksi ditransmisikan diantara berbagai bagianprosesor atau diantara prosesor dan periperal dgn menggunakanPULSE TRAIN.PULSE TRAIN.Berbagai tugas dijalankan dgn cara menyampaikan pulse train melalui switch-switch elektronik yg disebut GATESGATES.Tiap gates adalah sirkuit elektronis yg mungkin mempunyaiketentuan utk menerima atau mengirimkan beberapa pulsasekaligusTiap gates bisa dianggap sebagai kotak hitam yg mengontrolarus pulsa dgn cara tertentu.Tiap gates biasanya ,menjalankan beberapa fungsi sederhanamisalnya AND, OR, NOT, dan karena itu gate sering disebutELEMEN LOGIKAELEMEN LOGIKA..

3

LATAR BELAKANGLATAR BELAKANGDalam komputer modern sejumlah besar komponen dibuat dari bagiankecil bahan semi konduktor yg disebut chip silikon. Satu chip berisibeberapa komponen, dan karena sifatnya yg elektronis dapat dianggapsebagai SIRKUIT TERPADU (IC)SIRKUIT TERPADU (IC)

Chip dapat diklasifikasikan menurut ukurannya :

Small scale integration (SSI) : berisi paling banyak 10 gate

Medium scale integration (MSI) : berisi antara 10 & 100 gate

Large scale integration (LSI) : berisi antara 100 & 100.000 gate

Very large scale integration (VLSI): berisi lebih dari 100.000 gate

4

DIAGRAM LOGIKADIAGRAM LOGIKA

Dalam diagram logika gate direpresentasikan dgn simbol, daninput dan output direpresentasikan dgn garis panah yg dilabeli dgnhuruf.

Tabel simbol logika

Operator Operasi Simbol

AND

OR

NOT

YX .

YX +

X

5

MEMECAHKAN MASALAH DALAM MEMECAHKAN MASALAH DALAM DESAIN LOGIKADESAIN LOGIKA

Dalam merancang sirkuit logika tujuannya adalah utk mengurangijumlah gate yg digunakan, sehingga akan mengurangi biaya.

Langkah dalam pemecahan :

a. Deskripsikan masalah yg telah ditetapkan dgn baik

b. Pilih simbol utk merepresentasikan input dan output

c. Buat tabel kebenaran menurut simbol

d. Buat pernyataan logis dari tabel kebenaran yg memberi variabeloutput berdasarkan variabel input

e. Sederhanakan pernyataan output dgn peta karnaugh atau aljabar

f. Buat diagram logika utk output yg disederhanakan.

6

Contoh : BABABAQ ... ++=

PENYELESAIAN : PENYELESAIAN : ••KarnaughKarnaugh

BA

BA

AB

B

A

AB

ABBABA ++

7

•• AljabarikAljabarik

BA

AABBBA

BABABAQ

+=

+++=

++=

).().(

...

BA+AB

A

8

PENAMBAHAN 2 BITPENAMBAHAN 2 BIT

4 penambahan yg mungkin direpresentasikan dalam tabelkebenaran, 2 inputnya X dan Y, dan outputnya S utk SUM dan C utkCARRY.

X Y SUM S CARRY C

0011

0101

0110

0001

Dari tabel dapat dilihat :

YXYXS .. +=danYXC .=

9

HALF ADDERHALF ADDER

gate dapat dikombinasikan utk menghasilkan perangkat yg memberioutput SUM maupun CARRY, perangkat ini disebut HALF ADDER

X

Y

YX +

YX .).(. YXYX +

YXC .=

10

ADDER (FULL ADDER)ADDER (FULL ADDER)

dapat menangani carry yg berasal dari SUM 2 bit sebelumnya danmempunyai 3 input

Input output

P00001111

X00110011

Y01010101

S01101001

C00010111

Tabel kebenaran disampingmendefinisikan operasi ADDER Inputnya adalah X,Y danCARRY nya berasal dari SUM P sebelumnya. Outputnya adalahS utk SUM dan C utk CARRY

11

ADDER (FULL ADDER)ADDER (FULL ADDER)

)...()...(

........

YXYXPYXYXPS

YXPYXPYXPYXPS

+++=

+++=

)...(.)...().(.

........

YXYXPYXYXYXPPPYXC

YXPYXPYXPYXPC

++=+++=

+++=

XY

YX +

YXYX + )( YXYXPXYC ++=)( YXYXP +P

)()( YXYXPYXYXPS +++=

12

PENAMBAHAN PARALEL & SERIALPENAMBAHAN PARALEL & SERIAL

PENAMBAHAN PARALELkolom-kolom ditambahkan sisi demi sisi sekaligus

13

PENAMBAHAN PARALEL & SERIALPENAMBAHAN PARALEL & SERIAL

PENAMBAHAN SERIALkolomnya ditambahkan sekali tiap waktu carry-nya disanggadulu dan digunakan dalam penambahan kolom berikutnya

14

REGISTERREGISTER

data yg diinputkan ke adder harus disangga dalam register yg tepat

a. Dalam register register paralelparalel semua bit dari register ke adder paralel secara serentak

b. Dalam register serialregister serial semua bit dari register diterapkanke adder serial sekaligus tiap waktu. Bit yg tersisa dalamregister digeser ke ujung tiap kali sampai ia di outputkan

15

ADDER SERIALADDER SERIAL

a. Satu full adder, menerima pasangan bit x,Y dari 2 register serial yg dimulai dgn the least significant

b. PenyimpananPenyimpanan delaydelay, penyimpanan biner yg menyanggabit carry sampai diperlukan utk penambahan berikutnya. Penyimpanan di set ke nol sebelum penambahanpertama

16

KOMPARATORKOMPARATOR

Exclusive OR dan ekuivalensi merupakan contoh komparator (XOR)

X Y XΞY0011

0101

0110

X Y XΞY0011

0101

1001

17

METODE NAND & NORMETODE NAND & NOR

OPERATOR OPERASI SIMBOL TABEL KEBENARANX Y0011

0101

1110

X Y0011

0101

1000

NOR

NAND YX .

YX +.

18

REPRESENTASI ANDREPRESENTASI AND--OROR--NOT NOT daridari NAND NAND dandan NORNOR

XY

YX .YX .NAND NAND

XY YX +YX +NOR NOR

19

REPRESENTASI NAND & NOR STANDARREPRESENTASI NAND & NOR STANDAR

a. NOTa. NOT

XX

b. ANDb. AND1. 1. dengandengan NANDNAND

YX

YX .YX .

20

REPRESENTASI NAND & NOR STANDARREPRESENTASI NAND & NOR STANDAR

2. 2. dengandengan NOR NOR YXYX +=.

YY

XYX +

X

21

REPRESENTASI NAND & NOR STANDARREPRESENTASI NAND & NOR STANDAR

c. ORc. OR1. 1. dengandengan NORNOR

YX YX + YX +

2. 2. dengandengan NAND NAND YXYX .=+

X

YY

X

YX .

22

FLIPFLIP--FLOP (BISTABLE MULTIVIBRATOR / FLOP (BISTABLE MULTIVIBRATOR / BISTABLE) DAN LATCHBISTABLE) DAN LATCH

Flip-flop adalah perangkat 2 state, mempunyai 2 state pengoperasian stabil yg bersesuaian dgn 0 dan 1 biner.

LATCH

Flip flop yg state-state output tergantung pada tingkatsinyal input (0 atau 1).

EDGEEDGE--TRIGERRED FLIPTRIGERRED FLIP--FLOPFLOP

Flip flop yg state-state output tergantung pada transisidalam tingkatan (0 ke 1 atau 1 ke 0)

23

FLIPFLIP--FLOP (BISTABLE MULTIVIBRATOR / FLOP (BISTABLE MULTIVIBRATOR / BISTABLE) DAN LATCHBISTABLE) DAN LATCH

Jenis flip-flop yg umum adalah flip flop set=reset yg mempunyai 2 input dimana yg satu memuat 1 (set) yg satunya membuat output 0 (reset)

T

24

ALU & CONTROLALU & CONTROL

ALU terbentuk dari sejumlah besar kombinasi gate, namun biasanyadirancang secara menyeluruh agar dapat bekerja secara lebih efisien

Representasi diagramatis biasa utk ALU

kontrol

status

registeraccumulator

25

PENGKODEAN & PENDEKODEANPENGKODEAN & PENDEKODEANInput 0 1 2 3 4 5 6 7 8 9 1 0 0 0 0 0 0 0 0 00 1 0 0 0 0 0 0 0 00 0 1 0 0 0 0 0 0 00 0 0 1 0 0 0 0 0 00 0 0 0 1 0 0 0 0 00 0 0 0 0 1 0 0 0 00 0 0 0 0 0 1 0 0 00 0 0 0 0 0 0 1 0 00 0 0 0 0 0 0 0 1 00 0 0 0 0 0 0 0 0 1

Output W X Y Z 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1

1 = HIGH SIGNAL 0 = LOW SIGNAL

26

Input 0 1 2 3 4 5 6 71 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1

Input W Y Z 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1

27

Pengkodean melibatkan pengkonversian satu sinyal sari satu set kedalam kelompok sinyal dari set lain. Perangkat yg menjalankantugas ini adalah ENCODERENCODER

contoh : perangkat keyboardPendekodean adalah operasi yg berlawanan dari pengkodean danperangkat yg menjalankan tugas ini disebut DECODERDECODER.Jika n wire yg disambungkan, maka menjulur 22nn,maka hanya satuyg akan berupa logika 1

ENCODER DECODER

28

INTERFACINGINTERFACING

Interface standar adalah spesifikasi sinyal-sinyal logika, koneksielektris dan aturan logika dari bagian interface prosesor. Interface adalah bagian dari hardware yg mengkonversi ke salah satu sisinyatempat interface standar, sedang prosesornya dikoneksikan ke sisiinterface yg satunya

Pengkonversian dapat dilakukan dgn mengambil alih bagian dariperkerjaan pengontrolan perangkat, tempat dimana interface dikoneksikan interfacing memberikan fleksibilitas dan meningkatkanefisiensi.

29

INTERFACINGINTERFACING

Chip-chip yg umum digunakan :

UART – universal asynchronous receiver transmitterMenangani komunikasi dua arah antara komputer dgn perangkatserial

USART - universal synchronous asynchronous receiver transmitterMenangani pentransmisian blok data secara sinkron antaraperangkat dan komputer

PIO – parallel input/outputmenangani I/O antara komputer dan perangkat dan menerima data secara paralel

30

MULTIPLEXERMULTIPLEXER

mekanisme seleksi utk menseleksi arus data dan instruksi didalam komputer modern

MULTIPLEXER

0 1 0 0 1 0 0 0 0 1 0 1 0 0 1 1

0 1 0 0 1 0 0 0

Input from device A Input from device B SelectionSignal0 = device A1 = device B

31

LOGIKA KOMBINASIONAL & LOGIKA KOMBINASIONAL & BERANGKAIBERANGKAI

Gate Gate logikalogika kombinasionalkombinasional

mempunyai output yg sepenuhnya ditetapkan olehkombinasi input.

contoh : gate AND,OR,NOT

Gate Gate logikalogika berangkaiberangkai

outputnya tidak hanya bergantung pada kombinasi input namun juga pada rangkaian tempat terjadinya output

contoh : flip-flop

32

TINJAUAN SEDERHANA TERHADAP SISTEM BERDASARKAN MIKROKOMPUTER

dalam sistem mikroprosesor 16 bit, alamat akanmempunyai lebar 24 bit, namun pada mikroprosesor yglebih modern bus data internalnya akan selebar 32 bit utkmencocokkan diri dgn ukuran register internal

dalam mikroprosesormikroprosesor 8 bit8 bit biasa, bus alamat akanmempunyai luas 16 bit dan bus datanya hanya 8 bit. Register internal biasanya mempunyai luas 8 bit kecualiMAR dan PC(SCR) yg mempunyai luas 16 bit

33

PENGORGANISASIAN MEMORY

Mikroprosesor 1 bit biasa mempunyai ukuran memory maksimum teoritis yg cukup besar, hingga tidakmenimbulkan kendala prakstis

Mikroprosesor 8 bit akan mempunyai ukuran memory maksimum 64 K word (65,36 lokasi memory) yg masing-masing akan direpresentasikan oleh salah satu dari 64 K kode

34

MICROCODE MACHINEDimulai pada point ketika pada tingkat konvensional mesin, instruksiberikutnya yg akan di eksekusi baru saja dimuatkan ke dalam IR (CIR). Bagian instruksi yg fungsinya menetapkan operasi yg akandijalankan yg disebut function codefunction code atau op code op code didi decodedecode utkmemperoleh alamat awalMultiplexer menyampaikan alamat ke MSCRInstruksi microcode berikutnya yg disangga pada alamat yg ditetapkandalam MSCR dimuatkan ke dalam MMDRTiap instruksi microcode menyangga kombinasi sinyal-sinyal kontroltertentu. Ketika MCIR menerima suatu pulsa maka sinyal-sinyal iniakan ditransmisikanDi dalam MICR terdapat alamat utk instruksi microcode berikutnyaInstruksi microcode akan dieksekusi secara berangkai menurut isiMSCR yg sedang dinaikkan sebesar 1 dan sedang dimuatkan kedalam MSCR melalui multiplexer.