Gb.1 Diagram Sekuensial

X Z

CLK

Rangkaian kombinatorial

Ragkaian memorimimo

Rangkaian

Persamaan masukan elemen memoriPersamaan Keadaan berikutnyaTabel transisi Diagram keadaan

Gb.2 Diagram Proses Analisis

Gb.3 Diagram Proses Sintesis

Tabel. KeadaanDiskripsi Fungsi

Pers.masukan elemen memori

Tabel keadaan minimal Tabel Transisi

Rangkaian

State assignment

1 2 3

Diag. Keadaan

4

5

A. KompetensiSetelah praktikum di harapkan mahasiswa dapat :Merancang dan membuat detektor BCD

B. Teori Dasar

1. Urutan langkah-langkah dalam proses analisis adalah

2. Urutan langkah-langkah dalam proses sinesis :

Ket :

X = masukan

mi = masukan memori

mo = keluaran memori

Z = keluaran

CLK = clock

Gb.4 Diagram Keadaan

0 /0

J1 /00 /0

M1 /00 /0

0 /0I

1 /0

C1 /00 /0

F1 /00 /0

B1 /0

A1 /00 /0

D0,1 /0

E0,1 /0

G 0,1 /0

H0,1 /0

K0,1 /0

L0,1 /1

N 0,1 /1

O0,1 /1

C. Alat dan Bahan1. Komputer yang telah terinstal EWB

D. Langkah kerja1. Mendeskripsikan fungsi detektor BCD :

Rangakaian detektor BCD dapat mendeteksi kode BCD yang dimasukan lewat X secara berurutan dalam 4 kali periode clock. Output Z akan berlevel 0 bila yang di masukan adalah kode BCD, dan akan berlever 1 bila yang di masukan bukan kode BCD.

2. Membuat diagram keadaan, A, B, C, D.......O adalah state XП/Z

X = Masukan (0/1)

П = pulsa Clock

Z = output

3. Ubah diagram keadaan dalam bentuk tabel keadaan

4. Mereduksi keadaan dari tabel dengan cara “berawal dari keadaan yang berbeda menghasilkan keadaan berikut yang sama berarti keadaan awal itu identik”

Keadaan

Awal Qt

Keadaan Berikut Qt+1, Z

X = 0 X = 1

A B , 0 I , 0

B C (CF), 0 F (CF), 0

C (CF) D (DEGHK), 0 E (DEGHK), 0

D (DEGHK) A , 0 A , 0

E A , 0 A , 0

Keadaan

Awal Qt

Keadaan Berikut Qt+1, Z

X=0 X=1

A B , 0 I , 0

B C , 0 F , 0

C D , 0 E , 0

D A , 0 A , 0

E A , 0 A , 0

F G , 0 H , 0

G A , 0 A , 0

H A , 0 A , 0

I J , 0 M , 0

J K , 0 L , 0

K A , 0 A , 0

L A , 1 A , 1

M A , 0 O , 0

N A , 1 A , 1

O A , 1 A , 1

F G (DEGHK), 0 H (DEGHK), 0

G A , 0 A , 0

H A , 0 A , 0

I J , 0 M , 0

J K (DEGHK), 0 L (LNO), 0

K A , 0 A , 0

L (L N O) A , 1 A , 1

M O (LNO), 0 O (LNO), 0

N A , 1 A , 1

O A , 1 A , 1

5. Menentukan tabel keadaan minimal

Keadaan

Awal Qt

Keadaan Berikut Qt+1, Z

X = 0 X = 1

A B , 0 I , 0

B CF, 0 CF, 0

CF DEGHK, 0 DEGHK, 0

DEGHK A , 0 A , 0

I J , 0 M , 0

J DEGHK, 0 LNO, 0

LNO A , 1 A , 1

M LNO, 0 LNO, 0

Gb.5 Diagram Keadaan Minimal

x/1

A

CF

LNO

x/0

0/0B

DEGHK

I

J M

1/0

x/0

0/0

x/00/0 1/0

1/0 x/0

6. Membuat diagram keadaan minimal

7. Menentukan jumlah FF, dan persamaan masing-masing masukan, serta persamaan output Z.

8. Impelementasikan formula dalam bentuk rangkaian9. Amati tampilan pada seven segmen dan LED10. Juga amati hubungan input, memori dan output dengan Logic Analyzer bila di

beri masukan Word Generator

E. Analisa Data1. Melakukan langkah-langkah seperti di atas hingga di dapat diagram keadaan

minimal2. Membuat tabel transisi

Awal X = 0 X = 1P Q R Dp Dq Dr Z Dp Dq Dr Z0 0 0 0 0 1 0 1 0 0 00 0 1 0 1 1 0 0 1 1 00 1 1 0 1 0 0 0 1 0 00 1 0 0 0 0 0 0 0 0 01 0 0 1 0 1 0 1 1 0 01 0 1 0 1 0 0 1 1 1 01 1 1 0 0 0 1 0 0 0 11 1 0 1 1 1 0 1 1 1 0

3. Menentukan jumlah FF dan persamaan masing-masing masukan, serta persamaan output.

X PQ R

X PQ R

00 01 11 10 00 01 11 1000 0 0 0 0 00 1 1 0 001 1 0 0 1 01 1 0 0 111 1 1 0 1 11 0 1 0 110 1 0 0 0 10 0 1 0 0Dp = P R' + X Q' R' + X P Q'

Dr = Q' X' P' + Q' R' X' + X Q' R + Q R' P

X PQ R

X PQ R

00 01 11 10 00 01 11 1000 0 1 1 0 00 0 0 0 001 0 1 0 1 01 0 0 1 011 1 1 0 1 11 0 0 1 010 0 1 1 0 10 0 0 0 0Dq = Q' X P + Q' R + Q R' P + R P' Z = Q R P

4. Mengimpelemntasikan formula dalam bentuk rangkaianDengan formula masukan di atas di dapatkan masukan untuk flip-flop:a. Dp terdapat 1 buah gerbang OR dengan 3 input dari output 3 buah gerbang

ANDb. Dq terdapat 1 buah gerbang OR dengan 4 input dari output 4 buah gerbang

ANDc. Dr terdapat 1 buah gerbang OR dengan 4 input dari output 4 buah gerbang

ANDd. Z terdapat 1 buanh gerbang AND dengan 3 input dari output Qp, Qq dan Qr

Terdapat X sebagai input, terdapat Z sebagai output (Z akan menyala sebagai indikasi bahwa detektor BCD bekerja, yaitu ketika lampu menyala berarti masukan sudah bukan BCD lagi). Kemudian C sebagai clock yang berfungsi untuk mengeksekusi.

Rangkaiannya seperti di bawah ini :

Gambar 1. Rangkaian detektor BCD

5. Mengamati tampilan pada seven segment dan LEDKondisi A :

Gambar 2. Dalam Kondisi A

Kondisi B :

Gambar 3. Dalam Kondisi B

Kondisi C F :

Gambar 4. Dalam Kondisi C F

Kondisi D E G H K :

Gambar 5. Dalam Kondisi DEGHK

Kembali lagi ke kondisi A :

Gambar 6. Kembali ke Kondisi A

Setelah di beri input (X), maka ke kondisi I :

Gambar 7. Kondisi I

Kondisi M :

Gambar 8. Kondisi M

Kondisi J :

Gambar 9. Kondisi J

Kondisi L N O :

Gambar 10. Kondisi L N O

Kembali lagi ke kondisi A :

Gambar 11. kembali ke Kondisi A

Didapatkan dua cara agar detektor BCD dapat mengindikasikan yang non-BCD :

a. Dengan X = 1, clock sebanyak 3 kali (nilai terbaca 0,4,6) untuk clock selanjutnya

output (Z) berlogika 1 (nilai terbaca 7 ) mengindikasikan detektor BCD mendeteksi

non –BCD.

b. Dengan X = 1, clock sebanyak 2 kali kemudian menginstruksikan X = 0, clock

sebanyak sekali (nilai terbaca 0, 4, 5) kemudian menginstruksikan kembali X = 1,

maka output (Z) berlogika 1 (nilai terbaca 7 ) mengindikasikan detektor BCD

mendeteksi non –BCD.

6. Mengamati hubungan input, memori, dan output, dengan Logik analyser bila di beri masukkan Word Generator dengan logic analyzer.

Gambar 12. Rangkaian detector BCD dengan Word generator dan Logic Analyzer

Gambar 13. Word Generator

Gambar 14. Hasil Pengamatan Logic Analyzer

Dari tampilan yang ada bisa disimpulkan bahwa rangkaian yang dibuat merupakan

rangkaian detektor BCD, dimana ketika ada bilangan non-BCD output Z akan

berlogika 1 dan sebaliknya ketika ada bilangan BCD, output Z akan berlogika 0.

Tampilan yang dihasilkan dengan pengaturan clock dan input X sesuai dengan diagram

keadaan minimal.

F. KESIMPULAN

1. Rangkaian detektor BCD merupakan rangkaian filter (penyaring dari input X),

dimana output Z akan berlogika (level) = 0 apabila kode yang dimasukkan

merupakan kode BCD, dan output Z akan berlogika (level) = 1 apabila kode yang

dimasukkan bukan merupakan kode BCD.

2. Pada implementasinya, rangkaian detektor BCD dapat dibangun dari 4 buah Flip

– Flop dan beberapa gerbang logika yang dikombinasikan berdasarkan data

perencanaan (penyederhanaan).

3. Langkah-langkah melakukan perancangan rangkaian sekuensial mode clock

adalah sebagai berikut:

a. Mendiskripsikan fungsi detektor BCD

b. Membuat diagram keadaan

c. Tabel keadaan

d. Reduksi Tabel Keadaan

e. Tabel keadaan minimal

f. Diagram keadaan minimal

g. Tabel transisi

h. Perumusan formula masukan menggunakan peta karnaugh

LAPORAN PRAKTIKUM

PERANCANGAN SISTEM ELEKTRONIKA

DETECTOR BCD

No. LST/EKA/EKA 220/03

Disusun oleh:

UMAR HASAN ALFAROUQ

08502244026 D.6.2

JURUSAN PENDIDIKAN TEKNIK ELEKTRONIKA

FAKULTAS TEKNIK

UNIVERSITAS NEGERI YOGYAKARTA

2011