Ing. Wilmer Naranjo 1

QUARTUS II

Ing. Wilmer Naranjo 2

PROYECTO NUEVO

FILE NEW PROYECT WIZARD

Ing. Wilmer Naranjo 3

Ing. Wilmer Naranjo 4

Ing. Wilmer Naranjo 5

Ing. Wilmer Naranjo 6

Ing. Wilmer Naranjo 7

Ing. Wilmer Naranjo 8

Ing. Wilmer Naranjo 9

Ing. Wilmer Naranjo 10

Ing. Wilmer Naranjo 11

FILE NEW

Seleccionar:Block Diag../.

USO DEL EDITOR DE BLOQUES

Ing. Wilmer Naranjo 12

Ing. Wilmer Naranjo 13

EDIT INSERT SYMBOL

(DOBLE CLIP EN EL ARCHIVO DBF)

Ing. Wilmer Naranjo 14

EDIT | ROTATE BY DEGREES | 270 (NOT)EDIT | INSERT SYMBOL | PRIMITIVA | PIN

Ing. Wilmer Naranjo 15

PARA REALIZAR EL CONEXIONADO SELECIONE EL ICONO DE LA PUNTA FLECHA, EN LA BARRA VERTICAL O SE DESPLAZA EL CURSOR DE INICIO AL FIN DEL CIRCUITO. PARA EDITAR LOS PINES DE ENTRADA O SALIDA SE REALIZA DOS CLIPS EN LA PARTE SUPERIOR DERECHA

Ing. Wilmer Naranjo 16

SINTESIS DE UN CIRCUITO A PARTIR DE UN ESQUEMATOOLS | COMPILER TOOL

Ing. Wilmer Naranjo 17

ANALYSIS & SYNTHESIS: Realiza el paso de síntesis en Quartus. Produce un circuito de elementos lógicos, donde cada uno de ellos puede implementarse en el chip.FILTRE (Instalador) determina la ubicación exacta en el chip donde se implementará cada uno de estos elementos producidos por la síntesis.ASSEMBLER, convierte el archivo a código de maquina.TIMER ANALIZER, determina el diagrama de tiempo del circuito digital.EDA Netlist Writer. (EDA Automatización del Sistema Electrónico) Herramientas desarrolladas y comercializadas por otras empresas.

Ing. Wilmer Naranjo 18

Ing. Wilmer Naranjo 19

FILE | NEW

OTHER FILES VECTOR WAVEFORM FILE

SIMULACION DE UN CIRCUITO DISEÑADO

Ing. Wilmer Naranjo 20

CUARDAR COMO | EJEMPLO.VWFEDIT | END TIME ( Introduzca 160 ns )

Ing. Wilmer Naranjo 21

EDIT | INSERT NODE OR BUSREPETIR HASTA ABREGAR LOS NODOS (X1, X2, X3 y F)

Ing. Wilmer Naranjo 22

Para editar también se puede hacer doble clip en la columna debajo de NAME.Seleccionar ASSIGNMENTS | SETTINGS; Seleccionar SIMULATOR y elegir FUNCIONAL

Ing. Wilmer Naranjo 23

Ing. Wilmer Naranjo 24

PROCESSING | GENERATE FUNCIONAL SIMULATION NETLIST

Ing. Wilmer Naranjo 25

Previamente se asignan valores a las señales X1, X2, X3 PROCESSING | START SIMULATIONSe muestra la simulación del diagrama de tiempo del circuito

Ing. Wilmer Naranjo 26

FILE NEW PROYECT WIZARDCrear un proyecto nuevo para el diseño VHDL en el directorio Tutorial/Ejemplo2.Llamaremos al proyecto EJEMPLO_VHDL.Es recomendable crear proyectos distintos en directorios separados. Se repite los pasos anteriores para crear un proyecto.

INGRESO DEL DISEÑO CON VHDL

CREACION DE PROYECTO VHDL

Ing. Wilmer Naranjo 27

FILE NEW

Seleccionar:VHDL.File

Ing. Wilmer Naranjo 28

Elegir GUARDAR COMO, y hacer clip en GuardarPosteriormente ingresar los códigos en VHDL

Ing. Wilmer Naranjo 29

Seleccione PROCESSING | START | START ANALYSIS AND SYNTHESISSi el código esta bien escrito no se generan ni errores ni advertencias.

Ing. Wilmer Naranjo 30

Ing. Wilmer Naranjo 31

FILE | NEWSeleccionar: OTHER FILES Seleccionar: VECTOR WAVEFORM FILECUARDAR COMO | EJEMPLO_VHDL.VWFEDIT | END TIME ( Introduzca 160 ns )EDIT | INSERT NODE OR BUSREPETIR HASTA ABREGAR LOS NODOS (X1, X2, X3 y F)Seleccionar ASSIGNMENTS | SETTINGS; Seleccionar FUNCIONAL.PROCESSING | GENERATE FUNCIONAL SIMULATION NETLISTPreviamente se asignan valores a las señales X1, X2, X3PROCESSING | START SIMULATION

SIMULACION DE UN CIRCUITO DISEÑADO