BAB III

DESAIN RANGKAIAN LOGIKA

Di bab lalu aljabar Boolean digunakan untuk menjelaskan rangkaian

logika dan menerapkannya ke rangkaian yang sederhana. Padbab ini, akan

dijelaskan prosedur dasar yang digunakan untuk merancang rangkaian logika,

apabila rangkaian yang diinginkan diberikan. Rangkaian yang diinginkan bisa

dalam bentuk tabel kebenaran (truth table) keluaran dari semua kemungkinan

kombinasi semua masukannya, atau sebagai suatu pernyataan yang menjelaskan

operasi rangkaian. Pada bab ini hanya menekankan pada jaringan logika

kombinatorial, yaitu jaringan yang hanya berisi gerbang-gerbang logika, dan tidak

berisi rangkain memory. Pada jaringan kombinatorial, keluarannya hanya

tergantung pada keadaan masukannya.

Setiap persamaan logika yang akan diimplementasikan dalam rangkaian

logika perlu diuji dahulu dalam bentuk minimumnya. Minimalisasi rangkaian

logika diperlukan agar diperoleh rangkaian dengan logika yang sama, namun

dengan jumlah gerbang yang paling sedikit. Pada bab ini juga akan disajikan

meode pengujian bentuk minimum dari persamaan logika, maupun prosedur

minimalisasi rangkaian logika dengan menggunakan peta Karnaugh (K – map).

1.1 Ekspresi Hasil Penjumlahan dari Hasil Perkalian (Sum of Product/SOP)

dan Hasil Perkalian dari Hasil Penjumlahan (Product of Sum/POS)

Dua bentuk umum ekspresi logika adalah :

3.1.1 Ekspresi Hasil Penjumlahan dari hasil Perkalian (Sum of Product / SOP) :

1.

2.

3.

3.1.2 Ekspresi Hasil Perkalian dari hasil Penjumlahan (Product of Sum / POS) :

1.

2.

3.

3.2 Penurunan Ekspresi dari Tabel Kebenaran Untuk Solusi SOP :

27

28

Prosedur untuk memperoleh ekspresi keluaran dari tabel kebenaran dalam

bentuk SOP adalah :

a. Tulislah dalam bagian AND untuk setiap keluaran yang berlogika 1 pada tabel

kebenaran. Variabel masukan yang bernilai “0” ditulis inversi (NOT),

sebaliknya yang bernilai “1” ditulis normal (tidak inversi / NOT).

b. Semua bagian AND lalu di OR kan menjadi satu untuk memperoleh ekspresi

keluaran akhir.

Contoh 3.1 : Rancanglah rangkaian logika dengan dua masukan, yang

keluarannya ditunjukkan pada tabel dibawah !

Tabel 3.1 Tabel Kebenaran untuk Contoh 3.1

Input Output

B A X

0 0 0

0 1 1

1 0 0

1 1 0

Penyelesaian : dari tabel tersebut ditunjukkan bahwa keluarannya

berlogika 1, hanya apabila masukannya A = 1 dan B = 0, sehingga

keluarannya mempunyai persamaan

Gambar 3.1 Rangkaian Logika Bentuk SOP untuk Contoh 3.1

Contoh 3.2 : Rancanglah rangkaian logika dengan tiga masukan, yang

keluarannya akan tinggi apabila mayoritas masukannya tinggi !

Penyelesaian :

Tabel 3.2 Tabel Kebenaran untuk Contoh 3.2

B

ABAX

29

Input Output

C B A X

0 0 0 0

0 0 1 0

0 1 0 0

0 1 1 1

1 0 0 0

1 0 1 1

1 1 0 1

1 1 1 1

X = + + +

X(A, B, C) = ∑ m (3, 5, 6, 7)

Dengan cara penyederhanaan diperoleh :

X = =

Rangkaian logika untuk persamaan dalam bentuk SOP tersebut adalah :

Gambar 3.2 Rangkaian Logika Bentuk SOP untuk Contoh 3.2

3.3 Penurunan Ekspresi dari Tabel Kebenaran Untuk Solusi POS :

Prosedur untuk memperoleh ekspresi keluaran dari tabel kebenaran dalam

bentuk POS adalah :

A

B

X = AB + AC + BCA

C

B

C

Cara penulisan I

m1 m2 m3 m4 m = minterm

Cara penulisan II

30

a. Tentukanlah ekspresi SOP untuk keluaran yang diinversikan ( X )

b. Sederhanakanlah ekspresi untuk X tersebut

c. Inversikan ekspresi (X) tersebut untuk mendapatkan keluaran X dan gunakan

teorema-teorema De-Morgan untuk menyederhanakannya menjadi bentuk

POS.

Contoh 3.3 : Rancanglah rangkaian logika dengan tiga masukan, yang

keluarannya akan rendah apabila mayoritas masukannya rendah !

Penyelesaian :

Tabel 3.3 Tabel Kebenaran untuk Contoh 3.3

Input Output

C B A X

0 0 0 0 1

0 0 1 0 1

0 1 0 0 1

0 1 1 1 0

1 0 0 0 1

1 0 1 1 0

1 1 0 1 0

1 1 1 1 0

= + + + = +

Untuk mendapatkan Keluaran X, maka ekspresi X diinversikan yaitu :

X = + = .

=

X(A, B, C) = ∏ M (0, 1, 2,4)

Rangkaian logika untuk persamaan dalam bentuk POS tersebut adalah :

A

B

X = (A + B) (A+C) (B + C)A

C

B

C

M1 M2 M3

Cara penulisan I

Cara penulisan II

M = maksterm

31

Gambar 3.3 Rangkaian Logika dalam POS untuk Contoh 3.3

3.4 Rangkaian Logika dengan Keluaran Banyak

Kadangkala suatu persoalan dalam mendesain rangkaian logika

membutuhkan lebih dari satu keluaran untuk masukan yang sama. Untuk itu

keluaran-keluaran tersebut diperlakukan secara terpisah. Apabila ekspresi

keluaran akhir diperoleh, dan terdapat beberapa bagian yang sama maka dapat

disederhanakan dan dijadikan satu.

Contoh 3.4 : Desainlah rangkaian logika yang mempunyai masukan A, B dan C

dan keluarannya adalah : X = AB + BC dan Y = ABC + AB

Gambar 3.4 Gambar Rangkaian Logika Contoh 3.4

3.5 Peta Karnaugh (Karnaugh Map / K' Map)

Seperti halnya tabel kebenaran, K' map juga memberikan keluaran untuk

setiap kombinasi nilai masukannya, tetapi bentuknya berbeda. Gambar 3.5

A

B

C

A

C

B

32

manunjukkan tiga contoh K' map untuk dua, tiga dan empat variabel. Kotak-kotak

K' map ditandai dengan nomor urut yang hanya berbeda satu dari kotak

sebelahnya, baik horizontal maupun vertikal. Ekspresi SOP untuk keluaran X

diperoleh dengan meng-OR-kan pada kotak-kotak K' map yang bernilai 1.

A B X

0 0 1A . B B B

0 1 0 A 1 0

1 0 0 A 0 1

1 1 1 A . B

(a) Dua Variabel Masukan

A B C X

0 0 0 1 A B C

0 0 1 1 A B C 1 1

01 0 1

A B C1 0

0 1 1 0 1 0

1 0 0 0 0 0

1 0 1 0

1 1 0 1 A B C

1 1 1 0

i – Tiga Variabel Masukan (Vertikal)

33

1 1 0 1

0 0 0 1

ii – Tiga Variabel Masukan (Horisontal)

(b) Tiga Variabel

A B C D X

0 0 0 0 0 CD CD CD CD

0 0 0 1 1 A B C D A B

A B

A B

A B

0 1 0 0

0 0 1 0 0 0 1 0 0

0 0 1 1 0 0 1 1 0

0 1 0 0 0 0 0 0 0

0 1 0 1 1 A B C D

0 1 1 0 0

0 1 1 1 0 X = A B C D + A B C D +

1 0 0 0 0 A B C D + A B C D

1 0 0 1 0

1 0 1 0 0

1 0 1 1 0

1 1 0 0 0

1 1 0 1 1 A B C D

1 1 1 0 0

1 1 1 1 1 A B C D

(c) Empat Variabel Masukan

Gambar 3.4 Contoh K' map : (a) Dua, (b) Tiga, dan (c) Empat Variabel Masukan

Ekspresi keluaran X dapat disederhanakan dengan menggabungkan

(looping) kotak-kotak dalam K’map yang berlogika 1 berdekatan. Penggabungan

34

logika 1 tersebut adalah 2, 4 atau 8 kotak. Gambar 3.5 adalah contoh-contoh

looping 2, 4 dan 8 kotak yang berlogika 1.

0 0 0 0 1 0

1 0 1 1 0 0

1 0 0 0 0 0

0 0 0 0 1 0

00

1 1

0 0 0 0

0 0 00

1 0 0 1

(a) Kalang (Looping) 2 Kotak

0 0 1 1 0 1

1 1 0 0 0 1

1 1 0 0 0 1

0 0 1 1 0 1

0 0 0 0

1 1 1 1

0 0 0 0

0 0 0 0

X = B

35

1 0

1 0

1 0

1 0

0 0 0 0

01 1 0

0 1 1 0

0 0 0 0

(b) Kalang (Looping) 4 Kotak

0 0 0 0

0 0 0 0

0 0 00

1 0 0 1

1 0 0 1

1 0 0 1

0 0 0 0

0 0 0 0

1 0 0 1

0 1 0 0

0 1 0 0

0 1 0 0

0 1 0 0

36

1 1 1 1

1 1 1 1

0 0 0 0

1 1 1 1

0 0 0 0

0 0 0 0

1 1 1 1

(c) Kalang (Looping) 8 Kotak

Gambar 3.5 Contoh-contoh Looping 2, 4 dan 8 Kotak

Gambar 3.6 berikut menunjukkan contoh-contoh penyederhanaan ekspresi

Boolean dalam bentuk hasil penjumlahan dari hasil perkalian (SOP).

0 0 0 1

01 1 0

1 1 0 0

1 1 0 0

1 1 0 0

1 1 0 0

1 0 0 1

1 0 0 1

1 0 0 1

1 0 0 1

37

0 1 1 0

0 0 1 0

1 1 1 1

0 0 0 1

1 0 0 0

1 1 1 1

0 1 0 0

0 1 1 1

0 0 0 1

1 1 0 1

Gambar 3.6 Contoh-contoh Penyederhanaan Peta Karnaugh

3.6 Kondisi Diabaikan (Don’t Care Condition)

Tabel kebenaran dari rangkaian logika, selalu memberikan kaluaran

logika1 atau 0 untuk semua kombinasi masukannya. Tetapi ada pula rangkaian

logika yang kombinasi masukannya tidak pernah terjadi. Untuk rangkaian logika

yang masukannya tidak pernah ada, maka nilai keluarannya tidak dinyatakan

0 0 1 0

1 1 1 1

1 1 0 0

0 0 0 0

1 1 1 1

1 1 0 0

0 0 0 1

0 1 1 0

1.

3.

2.

38

dalam logika 1 atau 0, melainkan diberi tanda X atau d (don’t care), yang berarti

keadaan dibaikan.

Contohnya rangkaian logika untuk kode BCD (Binary Coded Decimal),

yang masukannya hanya mempunyai 10 kombinasi, yaitu 0 (0000) sampai 9

(1001). Sehingga 6 masukan lainnya tidak pernah ada, yaitu 11 (1011) sampai 15

(1111). Tabel 3.4 di bawah menunjukkan pendeteksi bilangan prima dengan

masukan kode BCD.

Tabel 3.4 Tabel Kebenaran untuk Detektor Bilangan Prima

Input Output

D C B A Z

0 0 0 0 0

0 0 0 1 0

0 0 1 0 1

0 0 1 1 1

0 1 0 0 0

0 1 0 1 1

0 1 1 0 0

0 1 1 1 1

1 0 0 0 0

1 0 0 1 0

1 0 1 0 X

1 0 1 1 X

1 1 0 0 X

1 1 0 1 X

1 1 1 0 X

1 1 1 1 X

3.7 Permasalahan

3.7.1 Sederhanakan persamaan logika berikut menggunakan aljabar Boolean dan

gambarkanlah rangkaian logikanya :

a.

b.

39

c.

d.

e.

f.

g.

h.

i.

j.

k.

l.

m.

n.

3.7.2 Sederhanakanlah persamaan keluaran rangkaian logika berikut :

Gambar 3.5 Untuk permasalahan 3.7.2

3.7.3 Desainlah rangkaian logika dalam SOP dan POS dari tabel kebenaran

berikut:

Tabel 3.5 Tabel Kebenaran Untuk Permasalahan 3.7.3

Input Output

X1 X0 Y1 Y0 Z

0 0 0 0 1

0 0 0 1 0

0 0 1 0 0

ABC

Y

40

0 0 1 1 0

0 1 0 0 0

0 1 0 1 1

0 1 1 0 0

0 1 1 1 0

1 0 0 0 0

1 0 0 1 0

1 0 1 0 1

1 0 1 1 0

1 1 0 0 0

1 1 0 1 0

1 1 1 0 0

1 1 1 1 1

3.7.4 Tentukanlah bentuk minimum dari Peta Karnaugh pada gambar berikut :

1 1

0 0

1 0

1 X

(a)

1 1 1 1

1 1 0 0

0 0 0 1

0 1 1 0

41

(b)

(c)

Gambar 3.6 Untuk permasalahan 3.7.3

3.7.4 Desainlah rangkaian logika Pengali (Multiplier) dua bilangan biner 2 bit X1

X2 dan Y1 Y2 yang menghasilkan keluaran Z3 Z2 Z1 Z0

3.7.5 Desainlah rangkaian logika Pembanding (Comparator) dua bilangan biner 2

bit X1 X2 dan Y1 Y2 yang menghasilkan keluaran Z3 Z2 Z1 Z0 !

1 0 1 1

1 0 0 1

0 0 0 0

1 0 1 1

Rangkaian Pembanding

X1

X0

Y1

Y0 P

N

M

Rangkaian Pengali

X1

X0

Y1

Y0 Z0

Z1

Z2

Z3

(X > Y)

(X = Y)

(X < Y)

Input

Input

Output

Output