1

BAB III

FLIP-FLOP

Pengertian

Gerbang dasar adalah komponen

sederhana yang tidak bisa menyimpan nilai.

Rangkaian sederhana yang dapat

menyimpan nilai adalah rangkaian

sekuensial yaitu rangkaian yang salah satu

masukannya merupakan keluaran dari

sistem tersebut. Rangkaian sekuensial

tersebut adalah flip-flop yang dapat

menyimpan nilai 1 bit.

Nilai yang terdapat dalam flip-flop akan tetap

tersimpan walaupun sinyal masukannya

tidak aktif.

Flip-flop memiliki 2 nilai keluaran yang satu

sama lain nilainya berkebalikan (Q dan Q’).

Kombinasi beberapa flip-flop membentuk

satu fungsi dinamakan Register.

Flip Flop Set-Reset (SR-Flip Flop)

SR-Flip Flop dibangun dari gerbang NAND

dengan 2 buah masukan yaitu S untuk Set

dan R untuk Reset.

S

R

Q

Q

2

Sinyal SR yang masuk ke dalam flip flop dapat memiliki 4 kemungkinan kondisi yaitu 00, 01, 10 dan 11.

Kondisi Q

*1011

*1000

11100100

Masukan SR

Berdasar tabel kebenaran di atas dapat dibaca bahwa :

• Jika masukan SR bernilai 00 maka Kondisi Q akan tetap seperti semula.

• Jika masukan SR bernilai 01, apa pun kondisi sebelumnya, Q akan bernilai 0.

• Jika masukan SR bernilai 10, apa pun kondisi sebelumnya, Q akan bernilai 1.

• Kalau masukan SR bernilai 11, maka akan menyebabkan keluaran Q tidak pasti, tergantung sinyal mana yang datang lebih cepat. Kondisi ini disebut kondisi pacu (race condition).

Simbol Flip Flop :

Reset

Set Normal

Komplementer

Q

Q

S

R

• Flip Flop SR bekerja secara asinkron. Nilai S dan R dapat berubah kapan saja dan dalam tempo yang tidak bersamaan. Detak (Clock) ditambahkan pada sisi masukan untuk menjaga masukan agar bekerja dalam tenggang waktu yang bersamaan. Dengan ini Flip Flop SR lebih stabil. Pada saat detak bernilai 0, tidak ada perubahan sinyal yang masuk dalam Flip Flop.

S

R

Q

Q

CLK

Simbol Flip-Flop SR yang ditambah Clock

Reset Q

QS

R

Set Normal

Komplementer

Detak CK

3

Flip Flop Data (D-Flip Flop)Kelebihan flip flop adalah dapat menyimpan

nilai 1 bit pada jalur keluarannya, kelebihan

ini menyebabkan flip flop digunakan sebagai

memori.D

Q

Q

CLK

• Flip Flop D dirancang untuk menyimpan satu bit 0 atau 1.

• Tabel Kebenaran dari Flip Flop D :

111

001

NCφ0

QDCK

• Flip Flop D akan bekerja jika nilai CK = 1. Pada saat CK tidak aktif, maka apa pun nilai D nilai Flip Flop tidak berubah (NC, No Change)

• Simbol Flip Flop D adalah :

• Clock adalah pulsa yang senantiasa berubah nilainya dari 0 ke 1 atau sebaliknya. Detak memiliki frekuensi. Perubahan detak inilah yang dijadikan pemicu bagi komponen flip flop untuk berubah.

Q

QData Normal

Komplementer

Detak CLK

D

• Pada saat terjadi perubahan detak dari 0 ke 1 maka gerbang-gerbang akan aktif dan nilai D akan masuk ke dalam flip flop.

• Perubahan flip flop yang dipicu oleh perubahan tegangan detak dari 1 ke 0 disebut pemicuan tepi (edge triggering). Pemicuan terjadi pada awal pulsa naik. Proses ini disebut pemicuan tepi positif.

D

CLK

Q

4

• Preset dan Clear adalah dua bua jalur yang ditambahkan pada flip flop untuk mengendalikan nilai flip flop tanpa harus menunggu detak.

• Pengaktifan Preset menyebabkan nilai flip flop berubah langsung menjadi 1, apa pun kondisi sebelumnya. Pengaktifan Clear menyebabkan nilai flip flop berubah langsung menjadi 0.

• Nilai preset dan Clear tidak boleh sama-sama rendah karena akan menyebabkan kondisi pacu.

• Bila Preset bernilai 0 dan Clear bernilai 1 maka isi flip flop akan di-reset.

• Jika Preset bernilai 1 dan Clear bernilai 0 makak isi flip flop akan di-set.

• Simbol Flip Flop D dengan Pemicuan Tepi Positif sebagai berikut :

D

Q

QPR

CLR

CLK

D

Q

Q

CLK

PRESET

CLEAR

Flip Flop J-K (JK-Flip Flop)Pada flip flop JK dibuat jalur balik dari

masing-masing keluaran Q dan Q’ menuju

gerbang masukan NAND.

JQ

CLK

KQ

5

• Nama flip flop JK diambil untuk membedakan dengan masukan pada flip flop SR karena ada perubahan jalur balik di atas. Secara umum cara kerja flip flop JK sama dengan flip flop SR. Perbedaannya pada saat JK bernilai 11 yang menyebabkan keluaran berubah (1 � 0 dan 0 � 1) atau toggle.

• Flip flop JK memiliki 2 masukan yang biasanya ditandai dengan huruf J dan K.

• Tabel Kebenaran Flip Flop JK

Q (tidak berubah)Turunφφ

Q’ (komplemen)Naik11

1Naik01

Naik

Naik

CLK

010

Q (tidak berubah)00

QKJ

KeluaranMasukan

Flip Flop JK Master dan Slave

• Flip flop Master dan Slave dibangun agar kerja flip-flop JK lebih stabil yaitu dengan menggabungkan dua buah flip flop JK.

• Flip flop pertama disebut Master dan flip flop kedua disebut Slave.

• Master merupakan flip flop yang diatur oleh sinyal pendetak pada saat naik (positif), sedangkan Slave merupakan flip flop yang diatur oleh sinyal pendetak pada saat turun (negatif).

Artinya saat sinyal detak berada pada

kondisi naik, Master akan aktif sedangkan

Slave tidak dan sebaliknya.

J

Q

Q

K

PR

CLR

CLK

J

Q

Q

K

PR

CLR

CLK

6

Flip Flop Toggle (T Flip Flop)

Flip Flop T adalah kondisi khusus dari flip flop JK.

Masukan T dihubung-kan dengan JK sekaligus. Pada flip flop T, J dan K akan bernilai sama 00 atau 11.

J

Q

Q

K

PR

CLR

CLK

T

• Pada saat clock naik maka kondisi keluaran Q tergantung masukan T. Kondisi keluaran Q berubah-ubah (toggle) dicapai pada saat masukan T bernilai 1. Jika CLK turun maka tidak ada perubahan pada flip flop.

• Simbol Flip Flop T :

T

Q

QPR

CLR

CLK

• Tabel Kebenaran dari Flip Flop T

Q (tidak berubah)Naikφ

Naik

Naik

CLK

Q’ (komplemen)1

Q (tidak berubah)0

QT

KeluaranMasukan