04 adcdac

ANALOG TO DIGITAL DAN DIGITAL TO ANALOG

CONVERTERS

Pendahuluan

• ADC memasukkan sinyal elektrik analog seperti tegangan atau arus dan mengeluarkan bilangan biner.

• DAC, sebaliknya, memasukkan bilangan biner dan mengeluarkan sinyal tegangan atau arus analog.

Pendahuluan

Digital To Analog Converter(DAC)

Binary Weighted Resistor (BWR)

VCC = 5V

Rf = 10k Ohm


• Jika A ditutup,

Vout op-amp = 10kΩ X -0,05 mA = -0,5 V


• Jika B ditutup,

Vout op-amp = 10kΩ X -0,1 mA = -1 V


• Jika A dan B ditutup,

Vout op-amp = 10kΩ X -0,15 mA = -1,5 V

R/2R Ladder DAC

R/2R Ladder DAC

• Jika switch D ditutup (DCBA = 1000)– IR8 = 5V/20k=0.25mA

– Vout = 0.25mA * 20k = -5V

R/2R Ladder DAC

• Jika switch C ditutup (DCBA = 0100)– VRequ,R6 = (Requ/(Requ+R6))*5V = 2.5V

– IRf = 2.5V/20k=0.125mA – Vout = -0.125*20k=-2.5V

R/2R Ladder DAC

• Jika DCBA = 0110, dengan prinsip superposisi. – IRf = 0.125mA+0.0625mA=0.1875mA

– Vout = -0.1875mA*20k=-3.75V

Resolusi dan Akurasi

• Resolusi

2n

• Akurasi

ExpectedActual

Nonlinerity

Actual

Nonlinerity

ExpectedActual

Nonlinerity

Expected

Linearity error Gain Error Offset error

Analog to Digital Converter(ADC)

Flash ADC / Paralel Comparator ADC

Encoding Gate

Vin

4V

3V

2V

1V

D1

D0

A1

A2

A3

Flash ADC / Paralel Comparator ADC

Vin Komparator Biner

A3 A2 A1

Vin ≤ 1V 0 0 0 00

1V Vin ≤2V 0 0 1 01

2V Vin ≤ 3V 0 1 1 10

Vin 3V 1 1 1 11

Single Ramp atau Single Slop ADC

BCD or Binary Counters

Latches

Decoder/drivers

7segment

Ramp Source

Timming & Control

+

-

Masukan analog

Clock 1MHz


• Cara kerja dari sistem ini:– Saat awal konversi counter dan ramp direset ke 0. Sumber dari

ramp dihubungkan ke masukan inverting dan dengan polaritas plus.

– Jika Vin lebih besar dari pada Vramp, keluaran opamp akan high.

– Salah satu masukan gerbang AND akan high, sehingga counter mulai menghitung dan ramp akan aktif.

– Tegangan ramp akan mencapai sama atau lebih sedikit dari Vin, sehingga gerbang AND akan mendisable counter.

– Hasil dari counter dilatch, dan kemudian ditampilkan.– Reset counter dan ramp, proses dilanjutkan lagi ke no 2


1V/ms

ms

Volt

Dual Slop Analog to Digital Converter

BCD or Binary Counters

Latches

Decoder/Drivers

7segment

Control Circuits

Masukan analog

Clock 1MHz

Vref = -1V

Latch

Reset

Switch control

Msb


Time

T3T2T1

T0

Volt

RC

Vinslope Fixed Time

1000 counts

RC

Vreffixedslope

F

V64 10*1.0*10

1

msV /1

Small Vin

Large Vin


• Slop dari ramp data ditentukan dengan mudah menggunakan hubungan dasar

q= CV untuk kapasitor dan q=It.

Dari persamaan ini kita dapat menurunkan sbb:

V/t = I/C

V/t = Vin/(RC)


• Ketika keluaran dari integrator menekan masukan inverting dari komparator = negatif, keluaran dari komparator menjadi positif dan mengenablekan gerbang AND.

• Ini memperbolehkan clock memasuki counter. • Keluaran dari integrator diizinkan ramp negatif untuk

sejumlah pasti (1000/2000 dst). Ini ditunjukkan dari 2 buah masukan Vin yang berbeda dengan t1 yang sama.

• Ketika counter mencapai angka yang pasti, untai kontrol mereset counter ke 0 dan switch integrator dipindahkan ke tegangan negatif reference (Vref).


• Masukan negatif akan mengakibatkan keluaran dari integrator ke ramp positif, seperti yang ditunjukkan pada gambar t2 dan t3.

• Ketika keluaran integrator mencapai di atas 0 V lagi, keluaran komparator akan menjadi low.

• Untai pengontrol akan mendeteksi transisi ini dan me-strobe keluaran counter masuk ke latch.

• Kemudian mereset counter ke 0 dan switch integrator dikembalikan lagi ka analog Vin.

• Ini akan memulai lagi proses putaran konversi yang berikutnya.

• Jumlah angka yang disimpan pada latch adalah proposional dengan Tegangan masukan Vin.


• Keluaran integrator fix t1 ramp down ke voltage V, ekual dengan (Vin/RC)xt1.

• Untuk dapat kembali ke 0, integrator harus ramp up dengan jumlah tegangan yang sama.

• Sebagai referensi integrasi periode t2, tegangan dari V sama dengan (Vref/RC)xt2.


• Dua persamaan ini dapat diset ekual:Vin/(RC) x t1 = Vref/(RC) x t2

Vin x t1 = Vref x t2

t2 = Vin x t1/Vref


• t1 dipatok 1000 hitungan dengan f= 1mhz, atau 1 ms. Dan Vref adalah -1 V. – Untuk masukan 2 V, t2 akan menjadi 2/1 x

1000 hitungan = 2000 hitungan. Penunjuk desimal ke kiri akan menampilkan 2,000 V.

– Untuk tegangan masukan yang lebih rendah, 0,8 V, t2 akan menjadi 0,8/1 x 1000 hitungan atau = 800 hitungan, pada tampilan akan terbaca 0,800 V.

ADC menggunakan DAC

Voltage output D/A

8bit binary output

Latches

BCD or Binary CountersReset

Control Circuits

+

-

Masukan analog

Clock 1MHz

Latch strobe

ADC menggunakan DAC

• Prinsip kerja dari Untai ini adalah mirip dengan single slop menggunakan ramp generator analog. Cara kerja untai ini sbb:– Reset binary counter, tegangan DAC = 0– Jika Vin > 0, komparator akan High, mengenablekan

gerbang AND– Counter mulai mencacah, 0,1,2,3,.... nilai ini langsung

di DA kan– Keluaran DA dihubungkan dengan masukan inverting

dari opamp– Jika Vin <= VDA, komparator akan LOW , data dari

counter dilatch dengan sinyal Latch strobe.– Binary conter direset lagi, mulai lagi dari langkah 2.

Tracking ADC

• Tracking ADC adalah sebuah metoda yang digunakan untuk mempercepat konversi khususnya sinyal-sinyal yang perubahannya kecil terhadap sebelumnya.

Tracking ADC

Contorl circuit Latches

CUBinary Up/Down

counter

CD

Voltage output D/A

8-bit binary output

Latch Strobe

• Hanya saja jika Vin analog lebih kecil terhadap masukan inverting counter akan dibuat menurun, jika Vin lebih positif maka counter akan dibuat naik.

• Dengan cara seperti ini maka tidak perlu dilakukan penghitungan dari 0 lagi seperti single slop

Successive Aproximation

• Jika tegangan ini lebih besar dari Vin maka keluaran komparator LM319 akan LOW dan akan menyebabkan SAR mematikan bit (msb=0) ini karena terlalu besar.

• Kalau tegangan keluaran dari DA lebih kecil dan Vin maka komparator akan high dan SAR akan menset bit MSB ini.


• Pada clock berikutnya, SAR akan mengaktifkan bit berikutnya ke DAC, dengan cara yang sama dengan di atas dilakukan pembandingan terhadap Vin jika Vin lebih besar maka bit ini akan dijaga sedang jika Vin lebih kecilm maka bit ini akan diset 0.

• Hanya dibutuhkan 9 clock untuk mengonversikan sinyal analog ke digital 8 bit.


• Ketika konversi sudah selesai, biner hasilnya di keluaran paralel SAR, dan SAR mengirimkan sinyal end of conversion (EOC) untuk mengindikasikan selesainya konversi.

• Pada untai di atas, sinyal EOC ini dimanfaatkan untuk melatch hasil dari SAR ke keluaran latch. Jika sinyal EOC dihubungkan dengan Start of conversion pin, makan konverter akan kontinu melanjutkan konversinya.

Delta-Sigma (ΔΣ) ADC

• One of the more advanced ADC technologies is the so-called delta-sigma, or ΔΣ. In mathematics and physics, delta (Δ) represents difference or change, while sigma (Σ) represents summation

• In a ΔΣ converter, the analog input voltage signal is connected to the input of an integrator, producing a voltage rate-of-change, or slope, at the output corresponding to input magnitude.

• This ramping voltage is then compared against ground potential (0 volts) by a comparator. The comparator acts as a sort of 1-bit ADC, producing 1 bit of output ("high" or "low") depending on whether the integrator output is positive or negative.

• The comparator's output is then latched through a D-type flip-flop clocked at a high frequency, and fed back to another input channel on the integrator, to drive the integrator in the direction of a 0 volt output. The basic circuit looks like this:

• The leftmost op-amp is the (summing) integrator. The next op-amp the integrator feeds into is the comparator, or 1-bit ADC.

• Next comes the D-type flip-flop, which latches the comparator's output at every clock pulse, sending either a "high" or "low" signal to the next comparator at the top of the circuit.

• This final comparator is necessary to convert the single-polarity 0V / 5V logic level output voltage of the flip-flop into a +V / -V voltage signal to be fed back to the integrator.

• If the integrator output is positive, the first comparator will output a "high" signal to the D input of the flip-flop.

• At the next clock pulse, this "high" signal will be output from the Q line into the noninverting input of the last comparator.

• This last comparator, seeing an input voltage greater than the threshold voltage of 1/2 +V, saturates in a positive direction, sending a full +V signal to the other input of the integrator.

• This +V feedback signal tends to drive the integrator output in a negative direction. If that output voltage ever becomes negative, the feedback loop will send a corrective signal (-V) back around to the top input of the integrator to drive it in a positive direction.

• This is the delta-sigma concept in action: the first comparator senses a difference (Δ) between the integrator output and zero volts. The integrator sums (Σ) the comparator's output with the analog input signal.

• Functionally, this results in a serial stream of bits output by the flip-flop.

• If the analog input is zero volts, the integrator will have no tendency to ramp either positive or negative, except in response to the feedback voltage. In this scenario, the flip-flop output will continually oscillate between "high" and "low," as the feedback system "hunts" back and forth, trying to maintain the integrator output at zero volts:

• If, however, we apply a negative analog input voltage, the integrator will have a tendency to ramp its output in a positive direction. Feedback can only add to the integrator's ramping by a fixed voltage over a fixed time, and so the bit stream output by the flip-flop will not be quite the same:

• By applying a larger (negative) analog input signal to the integrator, we force its output to ramp more steeply in the positive direction. Thus, the feedback system has to output more 1's than before to bring the integrator output back to zero volts:

• As the analog input signal increases in magnitude, so does the occurrence of 1's in the digital output of the flip-flop:

Practical considerations of ADC circuits

• Resolution is the number of binary bits output by the converter. Because ADC circuits take in an analog signal, which is continuously variable, and resolve it into one of many discrete steps, it is important to know how many of these steps there are in total.

• Another important consideration of ADC circuitry is its sample frequency, or conversion rate. This is simply the speed at which the converter outputs a new binary number

• It is imperative that an ADC's sample time is fast enough to capture essential changes in the analog waveform. In data acquisition terminology, the highest-frequency waveform that an ADC can theoretically capture is the so-called Nyquist frequency, equal to one-half of the ADC's sample frequency. Therefore, if an ADC circuit has a sample frequency of 5000 Hz, the highest-frequency waveform it can successfully resolve will be the Nyquist frequency of 2500 Hz.

• If an ADC is subjected to an analog input signal whose frequency exceeds the Nyquist frequency for that ADC, the converter will output a digitized signal of falsely low frequency. This phenomenon is known as aliasing. Observe the following illustration to see how aliasing occurs

• A practical means of preventing aliasing is to place a low-pass filter before the input of the ADC, to block any signal frequencies greater than the practical limit

Penyandian keluaran ADC

Aplikasi ADC

Pengendali Suhu

04 adcdac

Documents