tke slide diode transistor logic atau dtl

7/16/2019 Tke Slide Diode Transistor Logic Atau Dtl

http://slidepdf.com/reader/full/tke-slide-diode-transistor-logic-atau-dtl 1/19

DIODE TRANSISTOR LOGIC (DTL)Rangkaian NAND

D1

D2

R1

D3 D4

Q

RC

VCC

Z

A BX

X Y Z

0 00

0

1 1

1

1

0

1

11

I1

I2 IB

IC

Gambar 1.4. Rangkaian NAND rumpun DTL

Jika masukan X dan Y keduanya tinggi maka dioda D1 dan D2 akanmenyumbat sehingga IB ≅ I2 = I1 akan membuat transistor menjadi

jenuh. Jika masukan X dan Y salah satu atau keduanya rendah maka I2

= 0 sehingga IB = 0 dan transistor akan menyumbat.

Akibatnya keluaran Z akan rendah.

R2

-VBB

Y IEI3



Rangkaian NOR

D1

D2 R1

R2

Q

RC

VCC

Z

A BX

Y

X Y Z

0 0

0

0

1 1

1

1

0

0

0

1IC

IE

IB

I1

I2

Gambar 1.5. Rangkaian NOR rumpun DTL

Jika salah satu atau kedua masukan tinggi maka transistor akan jenuhkarena mendapat arus basis dari R1. Akibatnya keluaran Z menjadi

rendah. Sebaliknya jika kedua masukan rendah maka transistor akan

menyumbat karena mendapat IB = 0.

-VBB



Emitter Coupled Logic (ECL)

QA QB QR

RC1 RC2

Q1

D1

D2

R1

Q2

Q3

A

C

D

VCC1

VCC2

ECL (Emitter Coupled Logic) adalah yang paling cepat dari semua

piranti logika. Hal ini dimungkinkan dengan mengoperasikan

pirantinya diluar daerah jenuh dengan simpangan tegangan yang kecil.

RARB

RE R3 R2B

-VEE

Masukan DiferensialRangkaian

bias

Keluaran pengikut

emiter

Gambar 1.10. Rangkaian ECL



Transistor Transistor Logic (TTL)Rumpun ini menggunakan transistor bipolar sebagai piranti aktipnya.

Bagian masukan umumnya menggunakan transistor dengan emiter

ganda, seperti diperlihatkan pada Gambar 1.6.

R1 RC

VCC

ZQ1

IB1 IC2

IC1 = IB2

Y

Gambar 1.6. Rangkaian dasar TTL

Transistor ini dapat dianggap sebagai transistor dengan emiter tunggalyang dilengkapi dengan sejumlah dioda pada emiternya.

Rangkaian keluaran TTL terdiri dari :

•Totem-pole

•Kolektor terbuka



Keluaran Totem-pole

R1

Q2

IB1 IC2

X

Q4

R4R2

VC2

= VB4

IB4

VCC

Z

Q1

Disebut Totem-pole karena menggunakan dua transistor yang

ditumpuk pada bagian keluarannya seperti diperlihatkan pada Gambar

1.7.

C1

B2Y

R3

Q3E2

B3

IB3

Gambar 1.7. Rangkaian TTL dengan keluaran Totem-pole



Q4 berfungsi sebagai penguat common collector dan Q3 berfungsi

sebagai penguat common emitter. Q2 berfungsi sebagai penggerak

yang menghasilkan sinyal komplemen sehingga Q3 dan Q4 akanmenghantar secara bergantian.

Jika salah satu atau kedua masukan rendah maka Q2 tidak menghantar

sehingga kolektornya akan tinggi sedangkan emiternya rendah.

Akibatnya Q4 menghantar sedangkan Q3 menyumbat sehinggakeluaran Z akan tinggi.

Sebalikya jika kedua masukan tinggi maka Q2 akan menghantar

sehingga sebagian arus emiternya akan menjadi IB3 sehingga Q3 akan

menghantar. Jika Q2 jenuh VC2

= VB4

≈ VE2

sehingga Q4 akan

menyumbat dan keluaran Z akan rendah.



Keluaran Kolektor terbukaRangkaian ini dapat dilihat pada Gambar 1.8.

R1

Q2

I = I

IB1 IC2

X

R2

V = V

VCC

Z

Q1 IC3

Y

R3

Q3

IB3

Gambar 1.8. Rangkaian TTL dengan keluaran kolektor terbukaKarena menggunakan keluaran dengan kolektor terbuka maka jelas

keluaran ini hanya mampu untuk menyedot arus (sink). Agar mampu

untuk mensuplai arus, dibutuhkan pull up resistor .



Keluaran rangkaian ini umumnya digunakan sebagai switch atau

driver . Contoh penggunaan ialah sebagai driver untuk LED.

Rangkaian ini mempunyai kekurangan, yaitu kelambatan perubahan

keluaran dari logika 0 ke logika 1 yang disebabkan oleh integrator

yang terbentuk oleh tahanan kolektor (eksternal) dengan kapasitansibeban.

RC

Vcc

IC

Q

LED

RB

IB

IE



Keluaran Tri-state

R1

Q2

X

R3

Q3

Q4

R4R2

VCC

Z

Q1

Q5

R5

CONTROL

Y

Gambar 1.9. Rangkaian TTL dengan keluaran tri-state

Bila control berlogika 1 maka keluaran akan berfungsi sebagairangkaian totem-pole tetapi jika control berlogika rendah maka

seluruh transistor akan menyumbat sehingga keluaran memiliki

impedansi yang sangat besar.



Istilah-istilah penting :

Arus

ICC :Arus catuan rata-rata

ICCH :Arus catuan pada saat keluaran tinggi

ICCL :Arus catuan pada saat keluaran rendahIIH : Arus masukan logika tinggi

IIL : Arus masukan logika rendah

IOH : Arus keluaran logika tinggi

OL

: rus e uaran og a t ngg

Tegangan

VCC : Tegangan catuan

VIH : Tegangan masukan logika tinggi

VIH(Min) : Tegangan masukan logika tinggi minimumVIL : Tegangan masukan logika rendah

VIL(Max) : Tegangan masukan logika rendah maksimum



VOL : Tegangan keluaran logika rendah

VOH : Tegangan keluaran logika tinggi

VOL(Max) : Tegangan keluaran logika rendah maksimum

VOH(Min) : Tegangan keluaran logika tinggi minimum

AC Switching Parameters

f max : frekuensi maksimum

tPLH : Tundaan peralihan rendah ke tinggi

t : Tundaan eralihan tin i ke rendah

tW : lebar pulsath : waktu hold

ts : waktu set-up

Spesifikasi Umum TTL

Tegangan Catuan (VCC) : 5 VDC ± 5%Tegangan keluaran logika 0 (VOL) : 0,2 V

Tegangan keluaran logika 1 (VOH) : 3,0 V

Kekebalan derau : 1,0 V



Series Output

State

Characteristic

Standard Totem-pole

or Darlington output

Each standard

input emitter

54 / 74Logical 1 Iload = – 400uA

VOH = 2.4V minIIH = 40uA maxat Vin = 2,4V

Logical 0 Isink = 16mA

VOL = 0,4V max

IIL = –1.6mA max

at Vin = 0.4V

54H / 74HLogical 1 Iload = – 500uA

VOH = 2.4V minIIH = 50uA maxat Vin = 2,4V


VOL = 0,4V max

IIL = – 2 mA max

at Vin = 0.4V

54L/74L

Logical 1 Iload

= – 100uA

VOH = 2.4V min

IIH

= 10uA max

at Vin = 2,4V


VOL = 0,4V max

IIL = – 0.18 mA max

at Vin = 0.4V



Spesifikasi 7400 Quad 2-input NAND Gate

Fan-In : 1.0

Fan-out : 10.0

ICCH : 8 mA

ICCL : 22 mAtPLH : 22 nS

TPHL : 15 nS

1 2 3 4 5 6 7

14 13 12 11 10 7 8

GND

VCC

7400

Spesifikasi 7402 Quad 2-input NOR GateFan-In : 1.0

Fan-out : 10.0

ICCH : 16 mA

ICCL : 27 mA

tPLH : 15 nSTPHL : 15 nS 1 2 3 4 5 6 7

14 13 12 11 10 7 8

GND

VCC

7402



Dari data diatas dapat dilihat bahwa satu gerbang NAND dapat men-

drive sampai 10 gerbang NAND atau NOR maksimum.

1

2

10



tPHL

VIN

tPLH

tPHL

tPLH

VIN

Tundaan Propagasi (Propagation Delay)

VOUT

Fungsi Membalik Fungsi Tak Membalik

VOUT



GND

VCC

1 2 3 4 5 6 7

14 13 12 11 10 7 8

CP CLR

J

K

Q _

Q CPCLR

J

K

Q

_

Q

7473

Q

_ Q

J

K

CP

CLR

1

2

3

14 12

13

Q

_ Q

J

K

CP

CLR

8

7

10

7 5

6

PINOUT LOGIC SYMBOL

7473 Dual JK Flipflop

Terdiri dari dua buah JK flipflop yang independen. Masing-masing

dilengkapi dengan masukan CLR (clear) untuk me-reset flipflop

terlepas dari nilai masukan Cp, J dan K.



7490 BCD Counter

GND

VCC

1 2 3 4 5 6 7

14 13 12 11 10 7 8

7490

IN-B R0(1) R0(2) NC

NC Q0 Q3 Q1 Q2

R9(1) R9(2)

IN-A

Mod-2 Mod-5IN-A

IN-B

Q0 Q1 Q2 Q3

PINOUT LOGIC SYMBOL

.

pencacah modulus-2 sedangkan pencacah kedua adalah pencacahmodulus-5.

Jika Q0 dihubungkan ke IN-B dan dipicu dari IN-A maka pencacah

akan berfungsi sebagai pencacah BCD.

Jika Q3 dihubungkan ke IN-A dan dipicu dari IN-B maka pencacah

akan berfungsi sebagai pembagi-10 yang simetri.



1 2 3 4 5 6 7 8 9 0 1 2CP

Q0

Q1

Q2

Q3

TIMING DIAGRAM PENCACAH BCD

1 2 3 4 5 6 7 8 9 0 1 2

CP

Q0

Q1

Q2

Q3

TIMING DIAGRAM PEMBAGI-10



Q

_ Q

J

K

CP

CLR

PSQ

_ Q

J

K

CP

CLR

Q

_ QS

R

CP

CLR

PSQ

_ Q

J

K

CP

CLR

R9(1)

R9(2)

INPUTA

INPUTB

0(1)

R0(2) Q0 Q1 Q2 Q3

LOGIC DIAGRAM

tke slide diode transistor logic atau dtl

Documents