fisika bisman2

5/11/2018 Fisika Bisman2 - slidepdf.com

http://slidepdf.com/reader/full/fisika-bisman2 1/21

© 2003 D ig i t i zed by USU d ig i ta l l i b r a r y 1

PENGENDALIAN P APAN REKLAME DENGAN PROM SISTEM PLA

DRS. BISMAN P, M.ENG.SC

Fakultas Matematika dan Ilmu Pengetahuan AlamJurusan Fisika

Universitas Sumatera Utara

BAB IPENDAHULUAN

1.1. Latar Belakang

Mendesain rangkaian digital yang merupakan sebagian dari suatu sistem yangkomplek dengan baik, sering kali merupakan suatu masalah tersendiri.

Untuk menghasilkan desain akhir sesuai dengan perpormance yang diinginkan,kita sering dihadakan pada pertimbangan yang saling berbenturan/membingungkan.

Untuk merealisasikannya, pertama kali yang kita lakukan adalah menentukanblok diagram dari sistem secara global. Setelah itu muncul pertimbangan-

pertimbangan untuk menentukan isi dari blok-blok tersebut, misalnya bagaimana

bentuk data/sinyal, komponen pokok apa yang akan digunakan dan lain-lain.Selanjutnya kita menentukan hubungan antara input-output dalam bentuk ekspresi

logika. Kemudian pada saat akan mengimplementasikan ekspresi tersebut kita pastiberhadapan dengan masalah pemilihan komponen logika apa yang akan digunakan,

ini cukup membingungkan. Bagian ini merupakan bagian yang cukup menentukanuntuk menghasilkan desain akhir yang paling baik (optimal) dalam arti murah,

mudah interkoneksinya, membutuhkan tempat yang sekecil-kecilnya, waktu desainyang singkat, kebutuhan daya yang kecil, dan kepastian akan bekerja dengan baik.

PLD (Programmable Logic Device) merupakan rangkaian logika yang cocok

untuk merealisasikanya. Dimana PLD berisi beberapa buah gerbang AND dangerbang OR dengan titik-titik hubung input/output tiap gerbang berupa matrik yang

dapat diprogram pemakai, salah satu tipe PLD disebut Programmable Logic Array(PLA). PLA diprogram menggunakan tabel kebenaran secara langsung.

PROM (Programmable Read Only Memory) dapat dibuat dengan menggunakan

sistem PLA, dimana matrik gerbang AND dibuat tetap sedangkan matrik gerbang OR

dapat diprogram untuk menghasilkan output yang diinginkan.PROM dengan sistem PLA dapat diaplikasikan sebagai alat kendali otomatis,

dimana pada penelitian ini, PLA akan digunakan sebagai penyimpan data yangkemudian datanya akan digunakan untuk mengendalikan papan reklame.

1.2. Perumusan MasalahAdapun permasalahan yang dibahas pada penelitian ini, penulis hanya

membahas mengenai desain rangkaian PROM sistem PLA yang dibangun

menggunakan gerbang AND dan gerbang OR dengan keluaran 8 bit.Dan kemudian memprogram PROM yang dibangun untuk digunakan

mengendalikan papan reklame yang dibuat dari display LED dengan menggunakan

IC 74194 (register geser) sebagai latch sehingga tulisan dapat dibuat seolahberjalan.




BAB IITINJAUAN P USTAKA

2.1 Gerbang LogikaGerbang logika adalah rangkaian yang menggunakan sinyal digital sebagai

masukan dan keluarannya. Yang membuat rangkaian disebut sebagai gerbangadalah bahwa setiap keluaran tergantung sepenuhnya pada sinyal yang diberikan

pada masukan-masukanya. Jika sinyal masukan ini berubah, keluaranya juga dapatberubah.

Rangkaian logika dapat dibedakan menjadi dua bagian, yaitu : rangkaian logikakombinasional dan rangkaian logika sekwensial. Yang dimaksud dengan rangkaian

logika kombinasional adalah rangkaian yang nilai keluaranya (output) bergantung

pada keadaan nilai masukanya (input) pada saat itu saja, sedangkan rangkaianlogika sekwensial tidak bergantung pada saat itu saja tetapi pada waktu keadaan

masukan sebelumnya.Ada dua teknologi pembuatan gerbang rangkaian digital yang umum dipasaran,

yang pertama adalah TTL (Transistor-Transistor Logic). Gerbang yang dibuat denganteknologi ini berkode 74XX, misalnya 7400 adalah gerbang NAND dua masukan.Yang

kedua teknologi CMOS (Complementary Metal Oxide Semiconductor). Kode untuk

gerbang CMOS yang tersedia dipasaran adalah 40XX, misalnya 4001 adalah gerbangNOR dengan dua masukan.

Gerbang TTL beroperasi pada tegangan persis 5 volt, sedangkan gerbangCMOS bisa diberi catu tegangan dari 3 volt sampai 15 volt. Gerbang –gerbang ini

dikemas dalam bentuk IC.Pada dasarnya semua sistem digital disusun oleh hanya tiga buah gerbang

logika dasar, gerbang –gerbang ini adalah AND,OR dan NOT. Beberapa gerbanglogika lainya seperti NAND, NOR, EXOR dan EXNOR adalah merupakan kombinasi

dari beberapa gerbang AND, OR atau NOT dan dari gerbang inilah rangkaian

kompleks apapun dapat dirancang.

2.1.1. Rangkaian Dasar Gerbang AND Gerbang AND mempunyai dua atau lebih sinyal masukan tetapi hanya satu

sinyal keluaran. Gambar 2.1. memperlihatkan simbol dan diagram keadaan(pulsa) gerbang AND dua masukan.

A B C

001

1

010

1

000

1

Gambar 2.1. Gerbang AND Tabel 2.1. Tabel Kebenaran AND

Tabel 2.1 memperlihatkan tabel kebenaran gerbang AND, dimana keluarangerbang AND akan berlogika 0 (low), kecuali jika kedua masukan gerbang iniberlogika 1 (high) maka keluaranya akan berlogika 1 (high).

BC

A

B

C

A




2.1.2 Rangkaian Dasar Gerbang ORSimbol dan pulsa keluaran untuk gerbang OR dapat dilihat pada gambar 2.2

dibawah ini :

A B C

0

011

0

101

0

111

Gambar 2.2. Gerbang OR Tabel 2.2. Tabel Kebenaran OR

Gerbang OR dapat mempunyai dua atau lebih sinyal masukan tetapi hanya satusinyal keluaran. Tabel kebenaran gerbang OR ditunjukkan oleh tabel 2.2, dimana

jenis gerbang ini menghasilkan keluaran berlogika 1 (high) jika salah satu atau

semua sinyal masukan berlogika 1 (high).

2.1.3. Rangkaian Dasar Gerbang NOT Gerbang NOT, inverter atau rangkaian pembuat komplemen, yang digambarkanpada gambar 2.3 adalah gerbang dengan satu sinyal masukan dan satu sinyal

keluaran, dan keadaan keluaranya selalu berlawanan dengan keadaan masukannya.

A B

01

10

Gambar 2.3. Gerbang NOT Tabel 2.3. Tabel Kebenaran NOT

Inverter diperlukan dalam suatu rangkaian jika gerbang sebelumnya menghasilkankeluaran yang polaritasnya tidak sesuai.

2.2. Decoder Decoder adalah suatu rangkaian logika kombinasional yang mampu mengubah

masukan kode biner n-bit ke m-saluran keluaran sedemikian rupa sehingga setiap

saluran keluaran hanya satu yang akan aktif dari beberapa kemungkinan kombinasi

masukan.Gambar 2.4 memperlihatkan diagram dari decoder dengan masukam n = 2 dan

keluaran m = 4 ( decoder 2 ke 4). Setiap n masukan dapat berisi logika 1 atau 0,

ada 2N kemungkinan kombinasi dari masukan atau kode-kode. Untuk setiapkombinasi masukan ini hanya satu dari m keluaran yang akan aktif (berlogika 1),sedangkan keluaran yang lain adalah berlogika 0. Beberapa decoder didisain untukmenghasilkan keluaran low pada keadan aktif, dimana hanya keluaran low yang

dipilih akan aktif sementara keluaran yang lain adalah berlogika 1. Dari keadaaanaktif keluaranya, decoder dapat dibedakan atas “non inverted output” dan “invertedoutput”.

B CA A

B

C

A B




Gambar 2.4 Dekoder 2 ke 4

Tabel dibawah ini menunjukkan tabel kebenaran dari decoder 2 ke 4.

INPUT OUTPUTA B Qo Q1 Q2 Q3

0

011

0

101

1

000

0

100

0

010

0

001

Tabel 2.4. Tabel kebenaran dekoder 2 ke 4

2.3. PLAPLA berisi beberapa buah gerbang AND dan gerbang OR dengan titik-titik

hubung input/output tiap titik gerbang berupa matrik yang dapat diprogram olehpemakai. Ada beberpa jenis komponen yang digolongkan sebagai PLA diantaranya :FPLA, PAL, dan PROM. Secara blok diagram PLA berisi dua blok gerbang yaitu blok

gerbang AND dan blok gerbang OR seperti pada gambar 2.5.

Gambar 2.5 Diagram blok PLA

Matrik

AND

I1

I2

In

Q1

Q2

Qn

Matrik

OR

A

B

B.AQ 0 =

B.AQ 1 =

B.AQ 2 =

B.AQ 3 =

A




2.3.1. FPLA (Field Programmable Logic Array)

FPLA mempunyai matrik AND dan matrik OR yang masing-masing dapatdiprogram seperti yang ditunjukkan pada gambar 2.6.

Gambar 2.6. FPLA yang mempunyai 3 input dan 4 output

Tanda pada matrik AND dan matrik OR adalah bagian yang dapat

diprogram, dimana jika didalam IC PLA tanda adalah merupakan dioda skring,dimana saat memprogram kita harus memutuskan dioda skring yang tidak

diperlukan, sedangkan yang diperlukan dibiarkan tetap terhubung.FPLA mempunyai matrik AND dan matrik OR yang keduanya dapat diprogram

sehingga sangat fleksibel, memungkinkan perancang untuk memilih danmemprogram hanya satu bentuk perkalian yang akan digunakan untuk tiap-tiap

fungsi spesifik. Bentuk-bentuk perkalian ini kemudian dapat dipilih untuk

dikombinasikan atau dijumlahkan dengan yang lainnya untuk membentukpersamaan logika AND-OR (sum of Product term).

Q2

Q3 Q1 Q0

I1 I0I2

Matrik OR

(dapat diprogram)

Matrik AND

(dapat diprogram)




2.3.2. PAL (P rogrammable Array Logic)

PAL memiliki matrik AND yang dapat diprogram sedangkan matrik OR-nyatetap.Seperti terlihat pada gambar 2.7.

Gambar 2. PAL yang mempunyai 3 input dan 4 out put.

Penghilangan matrik dioda skring pada bagian matrik OR dapat menekan

biaya pembuatannya.Walaupun matrik OR tidak dapat diprogram, namunfleksibilitasnya hanya berkurang sedikit jika dibandingkan dengan FPLA.

2.3.3. PROM (P rogrammable Read Only Memory)

PROM mengandung matrik AND yang tetap dan matrik OR yang dapat

diprogram seperti yang terlihat pada gambar 2.8.

Q2Q3 Q1 Q0

I1 I0I2

Matrik OR

(tetap)

Matrik AND

(Dapat diprogram)




Gambar 2.8. PROM mempunyai 16 word (4 bit)

Pada matrik OR terdapat 32 dioda skring yang dapat diprogram. Pada matrik

AND susunan matriknya sama dengan susunan dekoder, sehingga untuk matrik

AND-nya dapat digantikan dengan dekoder 3 ke 8. Ada dua keuntungan jikamenggunakan PROM dibandingkan dengan FPLA maupun PAL, yaitu : pertama,

karena sering digunakan pada beberapa aplikasi maka PROM dibuat dalam jumlahbesar sehingga harganya murah. Kedua, merupakan solusi logika yang umum

dengan kata lain menyediakan seluruh perkalian dari variabel input. Akan tetapi jumlah variabelnya terbatas karena tiap penambahan satu buah input akan

memerlukan gerbang AND dua kali lebih banyak.

2.4. Pembangk it Pulsa

Pembangkit pulsa adalah suatu rangkaian yang menghasilkan keluaran denganamplitudo berubah terhadap waktu. Kebanyakan sistem digital membutuhkan

rangkaian pewaktu yang mengeluarkan rentetan antar langkah suatu urutan, dansemua operasi dilakukan selama orde pulsa tegangan pendek (pulsa clock).

Pulsa clock yang umum berbentuk seperti gambar 2.9. Diantara pulsa-pulsaclock, level tegangan adalah logika 0(low). Pada sisi naik pulsa clock, tegangan naik

Q3 Q2 Q1 Q0

I1 I0I2

Matrik OR

(dapat diprogram)

Matrik AND

(tetap)




secara mendadak ke logika 1 (high). Jangka waktu untuk naik ini disebut waktu naik

(rise time), yang besarnya beberapa nano detik. Tegangan bertahan pada logika 1

selama jangka waktu yang disebut lebar pulsa (pulse width), kemudian kembali kelogika 0 dalam jangka waktu yang disebut waktu turun. Rangkaian yangmemanpaatkan pulsa clock akan beroperasi pada waktu naik atau waktu turun.

Gambar 2.9 Pulsa Clock yang umum

Pula –pulsa clock untuk rangkaian yang diberi clock pada kecepatan tinggi

biasanya harus dibangkitkan sendiri, kecuali jika terdapat pulsa-pulsa dari sumber

lain (misalnya jaringan umum). Rangkaian pembangkit pulsa clock dapatmenggunakan transisitor , IC digital, atau IC linier, asalkan memakai catu daya yang

sama dan pulsanya memiliki waktu naik dan waktu turun yang sesuai.Rangkaian dengan IC linier yang sering dipakai bersama dengan rangkaian

digital sebagai sumber pulsa clock adalah IC pewaktu 555.

2.4.1. Multivibrator

Multivibrator adalah suatu rangkaian yang terdiri dari dua buah piranti aktif

dengan keluaran yang saling berhubungan dengan masukan yang lain. Umpan balikpositif yang dihasilkan menyebabkan piranti yang satu harus di cut off, sedangkan

piranti yang lain dipaksa melakukan penghantaran.Multivibrator dikelompokkan kedalam bistabil, monostabil dan astabil.

Rangkaian multivibrator bistabil memiliki ciri-ciri, bahwa rangkaian ini tetap beradapada tingkatan (level) keluaran yang diberikan apabila tidak dikenakan sinyal

(trigger) dari luar. Penerapan sinyal dari luar akan menyebabkan perubahan

keadaan, dan tingkat keluaran ini akan tetap sampai ada sinyal dari luar berikutnya.Jadi rangkaian bistabil memerlukan dua sinyal sebelum kembali kekeadaan awal.

Multivibrator monostabil atau one shot, menghasilkan satu pulsa denganselang waktu tertentu dalam menanggapi suatu sinyal trigger dari luar. Ini berarti

bahwa hanya satu saja keadan stabil. Penerapan trigger mengakibatkan perubahankeadaan kuasi stabil, yang berarti bahwa rangkaian tetap berada pada keadaan

kuasistabil pada selang waktu yang ditentukan dan kemudian kembali kekeadaanawal. Akibatnya adalah sinyal trigger internal dibangkitkan yang menghasilkan

transisi keadaan stabil.Multivibrator astabil atau free running adalah multivibrator yang memiliki dua

keadaan kuasi stabil ( bukan keadaan stabil), dan kondisi rangkaian berosilasi

diantaranya. Dalam hal ini tidak diperlukan sinyal trigger luar untuk menghasilkanperubahan keadaan. Karena sifat osilasi diantara dua keadaan ini, rangkaian astabil

digunakan untuk menghasilkan gelombang segi empat.

Tepi TurunTepi Naik

1

0




2.4.2. Pew aktu (Timer) 555

IC 555 merupakan pewaktu (timer) yang sangat serbaguna sehingga dapatdipakai untuk berbagai penerapan. Dengan menambahkan beberapa resistor dankapasitor, IC ini dapat berfungsi sebagai multivibrator, picu scimit, untuk modulasi

lebar pulsa dan penundaan waktu (time delay) pulsa.

Gambar 2.10Diagram blok pewaktu (timer) 555

2.4.3. Pew aktu 555 Sebagai Multivibrator Astabil Multivibrator astabil dapat menghasilkan aliran aliran pulsa yang kotiniu,

berbentuk segi empat yang dapat berada pada dua keadaan. Akan tetapi keadaan

kedua pulsa-pulsa yang dihasilkan tidak berada pada keadaan stabil, seperti terlihatpada gambar 2.11.

Gambar 2.11 Rangkaian multivibrator astabil

Kapasitor C mengisi muatan melalui tahanan R1 dan R2, sedangkanpengosongan muatan hanya melalui tahanan R2. Dalam mode ini, tegangan kapasitor

dalam melakukan pengisian dan pengosongan berada diantara 1/3 dan 2/3 Vcc. Saat

48

7

6

2

1

3

C

R2

R1

Vcc

0,01µF5

IC

555

Vreff

ResetVcc

Control

Voltage

Trigger

Thereshold

Discharge

Outputbuffer

Gnd

R

R

R

S Q

Q

RQ2

Q1+

+-

-

1

23

7

6

48

5




kapasitor mengisi muatan melalui R1 dan R2 tegangan naik secara eksponensial

dengan tetapan waktu τ = ( R1 + R2 ) C.

• Waktu yang dibutuhkan pada saat tegangan mencapai 1/3 Vcc adalah :1/3 Vcc = Vcc ( 1 – e-t/τ )

1/3 = 1 – e-t/τ

2/3 = e-t/τ

ln 2/3 = - t / τ

t = 0,4055

( R1 + R2 ) C .................................................................2.1

• Saat tegangan mencapai 2/3 Vcc waktu yang dibutuhkan untuk mengisi

kapasitor adalah :2/3 Vcc = Vcc ( 1- e-t/τ )

2/3 = 1 - e-t/τ

1/3 = e-t/τ

ln 1/3 = - t / τ

t = 1,0986 ( R1 + R2 ) C ...............................................................2.2

Sehingga selang waktu pengisian kapasitor ( keluaran tinggi) adalah :T1= waktu tegangan mencapai 2/3 Vcc – waktu tegangan mencapai 1/3 Vcc

T1 = (1,0986 – 0,4055) τ

T1 = 0,6932 ( R1 + R2 ) C ..............................................................2.3

Tetapan waktu pengosongan kapasitor adalah τ = R2 C

• Waktu pengosongan pada saat tegangan mencapai 1/3 Vcc adalah

1/3 Vcc = Vcc e-t/τ

1/3 = e-t/τ

ln 1/3 = - t / τ

t1/3 = 1,0986 R2 C ...........................................................................2.4

• Waktu pengosongan pada saat tegangan mencapai 2/3 adalah :2/3 Vcc = Vcc e-t/τ

2/3 = e-t/τ

ln 2/3 = 0,4055 R2 C ......................................................................2.5

Sehingga selang waktu pengosongan ( keluaran rendah) adalah

T2 = t1/3 - t2/3 = (1,0986 – 0,4055) τ

= 0,6932 R2 C .......................................................................2.6

Sedangkan selang waktu total selama satu perioda adalah

T = T1 + T2

= 0,6932 (R1 + R2) C + 0,6932 R2 C= 0,6932 ( R1 + 2 R2 ) C ...........................................................2.7




Maka frekuensi osilasinya adalah :

F = 1/T

=C)2R21R(6932,0

1

+

=C)2R22R(

44,1

+.........................................................................2.8

2.5 Pencacah ( Counter)

Pencacah merupakan suatu rangkaian logika yang berfungsi untuk mencacah jumlah pulsa pada bagian input dan keluaran berupa digit biner, dengan salurantersendiri untuk setiap pangkat dua 20, 21, 22 dan seterusnya . Pencacah terdiri dari

flip-flop yang diserikan dimana keadaan arus keluaranya ditahan sampai ada clock .Pencacah dapat dibagi menjadi dua tipe, yaitu : Synchronous dan Asynchonous,dimana keduanya dibedakan dengan bagaimana cara diclock.

Pencacah Asynchonous didisain dengan menggunakan flip-flop pada keadaan

toggle. Flip-flop JK atau D dapat dibuat kedalam keadaan toglle. Flip-flop JK dapatdibuat dalam keadaan toglle dengan menghubungkan kedua input J dan K pada

logika 1(high). Sedangkan untuk flip-flop tipe D, dapat dibuat dalam keadaan toglledengan menghubungkan keluaran Q kembali ke input.

Pencacah asynchonous bekerja dengan mengkaskade seri flip-flop dalam

keadaan togle secara bersamaan. Keluaran tiap-tiap flip-flop digunakan sebagai clockuntuk flip-flop berikutnya secara berurutan. Hal ini menyebabkan flip-flop berubah

secara asynchonous, seperti gelombang. Pencacah asynchonous lebih dikenalsebagai pencacah ripple. Karena cara penghubungan setiap flip-flop seperti diatas,

sehingga setiap frekuensi flip-flop berikutnya dibagi dua . Hal ini ditunjukkan pada

contoh pencacah riple pada gambar 2.12

Gambar 2.12

Pencacah biner ripple empat keluaran

Diagram pewaktu pencacah biner ripple ditunjukkan pada gambar 2.13,dimana panah pada diagram waktu menunjukan penyebab dan hasilnya. Hal inimununjukan bagaimana bentuk gelombangnya dapat menunjukan cara

pencacahannya dari LSB (Louwest Significant Bit) sampai MSB (Most Signoficant Bit).Penggunaan pencacah ripple ini sangat luas, setiap IC terdiri atas empat

master-slave flip-flop dan gerbang reset nol. Karena harganya murah danserbaguna, pencacah ripple sangat berguna bagi sistem instrumentasi terutama

sebagai pembagi frekuensi

QD

> Clk

Q

QD

> Clk

Q

QD

> Clk

Q

QD

> Clk

Q

QD

A

QA

B

QB

C

QC

D




Gambar 2.13

Diagram pewaktu dan hasil cacahan pencacah biner empat bit

2.6 Register Geser Register geser adalah suatu rangkaian yang menggunakan flip-flop yang

saling disambung secara seri sehingga setiap bit yang disimpan di keluaran Q digeserke flip-flop berikutnya. Pergeseran bit ini terjadi pada setiap pulsa clock. Pulsa-pulsaclock tersebut dikirim kesemua flip-flop dalam register, sehingga operasinya berjalan

secara sinkron. Flip-flop jenis apapun yang operasinya sesuai (terpicu tepian) dapat

dipakai.Register merupakan blok logika yang sangat penting dalam kebanyakan

sistem digital. Register sering digunakan untuk menyimpan (sementara) informasi

biner yang muncul pada keluaran sebuah matrik pengkodean. Disamping itu, registersering digunakan untuk menyimpan (sementara ) data biner yang sedang dikodekan.

Maka register membentuk suatu kaitan yang sangat penting antara sistem digitalutama dan kanal-kanal keluaran.

Register yang paling sederhana terdiri dari satu flip-flop saja, yang berartihanya dapat menyimpan data terdiri suatu bit bilangan biner saja yaitu 0 atau 1 oleh

sebab itu untuk menyimpan data yang terdiri empat bit bilangan biner maka

diperlukan empat buah flip-flop.Register geser merupakan kelas komponen yang sangat penting dalam semua

tipe rangkaian digital. Karena keluaran flip-flop diubah hanya oleh pulsa clock yang

datang sesudah masukan berubah, maka penghilangan pulsa clock (tegangan catu

D C B A

0 0 0 00 0 0 10 0 1 0

0 0 1 10 1 0 00 1 0 10 1 1 0

0 1 1 11 0 0 01 0 0 11 0 1 0

1 0 1 11 1 0 01 1 0 11 1 1 0

1 1 1 1

MSB LSB

QC

QD

QB

QA

Bentuk pulsa

Hasil

cacahan




tetap ada) tidah mengubah keluaran flip-flop selama kondisi ini terjaga. Karena itu,

setiap flip-flop dapat dipakai untuk menyimpan digit biner (bit) selama daya masih

dikenakan dan pulsa-pulsa clock ditahan. Seperangkat bit dapat disimpan dalamregister, dengan satu flip-flop untuk setiap bit. Register geser mempunyai empat tipedasar, yaitu :

2.6 .1 . SI SO (Ser ia l I n Ser ia l Out )

` Pada tipe ini data dimasukkan bit demi bit mulai dari flip-flop yang palingujung dan digeser sampai semuanya terisi. Pergeseran data diatur oleh sinyal clock

tiap kali data dimasukkan satu persatu. Cara menyimpan data secara sejajar, semuabagian register atau masing-masing flip-flop akan dimuati pada saat yang

bersamaaan. Seperti yang terlihat pada gambar 2.14. dimana pada gambar tersebut

register geser menggunakan flip-flop tipe D.

Gambar 2.14. Rangkaian Register Geser tipe SISO menggunakan flip-flop tipe D

Tegangan logika masukan diumpankan ke dalam register geser pada setiappulsa clock, dan dapat berubah pada waktu diantara pulsa-pulsa clock. Sesudah

sejumlah pulsa clock yang sama dengan jumlah flip-flop dalam register, dikeluaran

terdapat bit yang sama dengan bit pertama kali masuk tadi. Register SISO yangdipakai dengan cara ini dapat bertindak sebagai tundaan waktu, dimana bit

dikeluaran tertunda selama beberapa pulsa clock (Sama dengan jumlah flip-flop)

2.6 .2 . PI PO (Para l le l I n Para l le l Out ) Register geser PIPO diperlihatkan pada gambar 2.15. dengan menggunakan

flip-flop tipe D. Pada cara ini semua bagian register atau masing-masing flip-flop diisi

pada saat yang bersamaaan atau output masing-masing flip-flop akan respon sesuaidata pada saat yang sama setelah diberikan sinyal input kontrol, dan biasanya

menggunakan terminal set/reset bukan dengan pemberian clock.

D D DD QA QB QC QD

Clk Clk Clk Clk > > > >

Serial Data In Serial Data Out

Clock




Gambar 2.15. Rangkaian Register Geser tipe PIPO menggunakan flip-flop tipe D.

Jika tidak ada pulsa clock yang dikenakan, bit tidak digeserkan dan

pembacaan di terminal Q adalah sama dengan apa yang dimasukkan. Pemakaianregister ini adalah metode yang menyenangkan untuk menyimpan beberapa bit

secara sementara. Jika diberi pulsa clock, setiap bit akan digeserkan satu tempat

pada setiap pulsa clock.

2.6 .3 .PI SO (Para l le l I n Ser ia l Out )Register ini memungkinkan kita dapat meengirim data secara paralel input

melalui satu saluran dengan output serial seperti yang terlihat pada gambar 2.16dibawah ini.

D D DD QA QB QC QD


Paralel Data Out

Clock

QA QB QCQD

Clr Clr Clr Clr

PRE PRE PRE PRE

Load




Gambar 2.16 Rangkaian register geser tipe PISO menggunakan flip-flop tipe D

Jenis flip-flop yang digunakan adalah J-K flip-flop atau flip-flop yangdilengkapi denga input preset dan input preclear. Pemasukan data dilakukan melalui

input Preset. Data kemudian digeser keluar satu bit pada saat ketika diberikan pulsaclock. Hal ini memungkinkan data yang disajikan dalam bentuk paralel (beberapa

saluran pada saat yang sama)) dapat diubah menjadi bentuk serial (bit demi bit)

untuk dipancarkan melalaui satu saluran.

2.6 .4 S I PO (Ser ia l in Para l le l Out )

Register serial in parallel out (SIPO) merupakan kebalikan dari register PISO,

jika seperti yang terlihat pada gambar 2.17 dibawah ini.

Gambar 2.17. Rangkaian register geser tipe SIPO menggunakan flip-flop tipe D

Dalam tipe ini, data disajikan satu bit pada satu saat lalu digeser masuk padasetiap pulsa clock. Sesudah seperangkat pulsa clock lengkap, register menjadi penuh

dan kandungannya dapat dibaca diterminal Q atau dikeluarkan melalui seperangkat

saluran paralel. Dalam pengertian ini, dikeeluarkan berarti bahwa bit-bit tersebut

D D DD QA QB QC QD


Serial Data In

Paralel Data Out

Clock

QA QB QCQD

D D DD QA QB QC QD


Serial Data Out

Clock Clr Clr Clr Clr

PRE PRE PRE PRE

Load

A B C D




dapat dipakai untuk mengoperasikan gerbang atau rangkaiaan lain, sementara

registernya sendiri tidak mengalami perubahan karena tindakan ini. Dengan

menggunakan register SIPO, bit-bit data yang sudah dipancarkan secara berurutandari sebuah saluran dapat dikumpiulkan hingga membentuk satu ‘kata’ dari beberapabit.

2.6.5. IC 74 194

Register dua arah ini dirancang untuk menggabungkan secara nyata semuasifat yang mungkin digabungkan dalam satu register geser. Rangkaian berisi 45

gerbang ekivalen dan mempunyai masukan paralel, keluaran paralel, masukan serigeser ke kiri dan geser ke kanan., masukan kendali mode-operasi, dan garis hapus

penolak langsung. Register mempunyai empat mode operasi yang berbeda, yaitu:

• Beban Paralel (seluruh sisi)

• Geser ke kanan (dalam arah QA menuju QD)• Geser ke kiri (dalam arah QD menuju QA)

• Detak terhalang (tidak mengerjakan sesuatu)Konfigurasi Pin dari IC 74194 serta tabel kebenaranya dapat dilihat pada gambar

2.18 dibawah ini.

1

2

3

4

5

6

7

8 9

10

11

12

13

14

15

16 Vcc

QA

QB

QC

QD

Detak

S1

S0Gnd

A

B

C

D

Seri Input(geser Kiri)

Hapus

Seri Input(geser Kanan)

Gambar 2.18 Konfigurasi pin IC 74194




Tabel kebenaran IC 74194

INPUT OUTPUT

MODE SERI PARALEL

HAPU

SS1 S2

DETAK LEFT

RIGHT

A B C D QA QB QC QD

L

H

H

H

H

H

H

H

X X

X X

H H

L H

L H

H L

H L

L L

X

L

X

X X

X X

X X

X H

X L

H L

L X

X X

X X X X

X X X X

a b c d

X X X X

X X X X

X X X X

X X X X

X X X X

L L L L

QA0 QB0 QC0 QDO

a b c d

H QAN QBN QCN

L QAN QBN QCN

QBN QCN QDN H

QB0N QCN QDN L

QA0 QB0 QC0 QDO

H = tingkat tinggi

L = tingkat rendahX = sembarang ( sembarang masukan, termasuk transisi)

= transisi dari taraf rendah ke tinggi

a,b,c,d = taraf status stasioner di jalan masukan A,B,C,D

QAO, QB0, QC0, QD0 = taraf QA, QB, QC, QD sebelum terjadi kondisi jalan masukan

status stasioner yang ditunjukkan.QAN, QBN, QCN,QDN = tarar QA, QB, QC,QD sebelum transisi lonceng paling akhir.

BAB IIITUJUAN DAN MANFAAT PENELITIAN

3.1. Tujuan PenelitianMerancang desain dasar rangkaian PROM dengan sistem PLA serta

mengkonstruksikanya sebagai alat pengendali papan reklame dengan membuat

sendiri rangkain PROM sistem PLA-nya.

3.2. Manfaat P enelitianDengan membuat rangkaian seperti pada rangkain penelitian ini maka

tampilan karakter yang ditampilkan pada display dapat diganti setiap saat tanpa ada

harus mengganti peralatan yang digunakan, sehingga sangat menghemat dana jikakareakter yang ingin ditampilkan sering dirombak.




BAB IVMETODE P ENELITIAN

4.1. Desain PenelitianDesain penelitian adalah sebagai berikut

Gambar 4.1 Diagram Blok

4.2. Metode Pengambilan DataBila rangkaian kontrol alamat mendapat clock maka rangkaian kontrol alamat

akan mengirim alamat sesuai dengan jumlah pulsa yang diterimanya dari clock ke

PROM sisem PLA. Kemudian PROM akan mengeluarkan data yang disimpannyasesuai dengan alamat yang diterimanya dari kontrol alamat, data yang disimpan di

tampilkan di 7 segmen berupa hexadesimal. Data yang dikeluarkan oleh PROM akanditangkap oleh Shift Register yang dikontrol dengan pulsa clock cepat, yang

kemudian datanya ditampilkan di display LED berbentuk karakter.

BAB VHASIL DAN PEMBAHASAN

5.1. Hasil P engamatanHasil pengamatan diperoleh dengan menyimpan sutu kalimat pada PROM

kemudian menampilkannya pada display, dalam penelitian ini disimpan data dalamPROM untuk membentuk kalimat “ DIGITAL” yang digeser kekanan, dimana data

yang harus disimpan dalam PROM adalah sebagai berikut :

PROMSistem

PLA

Clock

Rangkaian

Kontrol

Shift

Register

DisplayMatrik LED




Tabel 4.1 Data PROM untuk membentuk karakter “DIGITAL”

D0 D1 D2 D3 D4 D5 D6 D7 HEXADESIMAL

011

1

10

1

001

0

00

1

000

1

01

1

100

1

00

01

10

0

00

0

0

10

1

00

10

00

1

000

1

01

0

010

1

00

10

10

0

00

0

0

10

1

00

10

00

1

00

01

01

0

01

01

01

00

100

00

0

0

10

1

11

10

00

1

00

01

01

1

01

01

01

00

100

00

0

0

10

1

00

10

00

1

00

01

00

0

01

01

01

00

100

00

0

0

101

00

10

0

01

00

01

0

00

01

01

01

00

100

00

0

0

101

00

10

0

01

00

01

0

00

01

01

0

010

100

00

0

0

101

11

10

1

11

11

01

0

11

10

01

0

001

100

00

8080

80

FF00FF

1111

FF00

01

01FF

0101

00FF

00

F191

817E

00FF

00

3C4281

FF0000

5.2. PembahasanMaka untuk membuat supaya PROM menyimpan data seperti diatas maka

saklar pada matrik OR pada PROM harus terhubung seperti pada gambar dibawah

ini:




Gambar 4.1 PROM sistem PLA yang menimpan data berbentuk karakter “DIGITAL”

Tiap-tiap alamat mengeluarkan 8 bit data yang kemudian disusun untuk

membentuk suatu kalimat/karakter dengan menggunakan register geser sebagaipenyimpan sementara yang kemudian data yang disimpan digeser ke register

berikutnya sehingga pada matrik LED tampak menjadi membentuk suatu karakteryang bergerak, sehingga dapat digunakan sebagai papan reklame yang datanya

dapat dirobah setiap saat dengan hanya menggeser saklar,dan tampilanya dapatdibuat menarik.

Y0Y1

Y2Y3

Y4Y5

Y6Y7

Y8

Y9Y10

Y11

Y12

Y13

Y14

Y15

Y0Y1

Y2

Y3Y4

Y5

Y6Y7

Y8

Y9Y10

Y11

Y12

Y13

Y14

Y15

A

B

C

D

G1

G2

G2

G2

D

C

B

A

A0

A1

A2

A3

Y0

Y1

D1 D2 D3 D4 D5 D6 D7D0




BAB VIKESIMPULAN DAN SARAN

5.1. KESIMPULANBerdasarkan hasil percobaan peralatan maka dapat diambil kesimpulan :

1. Peralatan PROM sistem PLA yang digunakan mempunyai data yang dapat dirubah

dengan hanya memindahkan saklar/jumper, sehingga data dapat ditukar tanpaharus menggantikan peralatan/IC.

2. PROM yang dirancang hanya dapat menyimpan 32 alamat, yaitu alamat 00-1Fhkarena hanya menggunakan dua buah dekoder yang digandengkan.

3. Rancangan yang telah dibuat dapat menampilkan data PROM dalam bentukkarakter yang bergerak dengan menggunakan register geser dan telah bekerja

dengan baik.

5.2. SARAN-SARAN

1. Karena dalam penelitian ini penulis hanya menggunakan dua buah dekoder

sehingga hanya dapat menyimpan 32 alamat, maka penulis menyarankan agardikembangkan lagi menjadi lebih besar lagi dengan menggandengkan lebih

banyak dekoder lagi.

2. Tampilan matrik LED dikontrol dari register geser sehingga membutuhkan banyakIC register geser, maka penulis menyarankan agar tampilan data dapat dibuat

dengan metode lain yang lebih baik.

DAFTAR PUSTAKA

1. David Bucchlah, Wayne McLahan, “Applied Electronic Instrumentation And

Measurment”, MacMilian Publishing Company, 1992

2. Ian Robertson Sinclair, Suryawan,” Panduan Belajar Elektronik Digital”, ElexMedia Komputindo, Jakarta, 1993

3. Sutrisno,”Rangkaian Digital dan Rancangan Logika”, Erlangga, Jakarta, 19904. K.F. Ibrahim,”Teknik Digital”, Andi Offset , Jakarta, 1996

5. Hodges D. , Jacson, Nasution S.” Analisa dan Desain Rangkaian TerpaduDigital”, Erlangga, Jakarta, 1987

6. Sutanto,” Rangkaian Elektronika “, F. Teknik UI, UI-Press, 1994

7. Tokheim. R., “Elektronika Digital”, Edisi Kedua, Erlangga, Jakarta, 19958. Sofyan H. Nasution, “Analisa dan Desain Rangkaian Terpadu Digital”, Penerbit

Erlangga, Jakarta, 19879. Sendra, Smith, Keneth C.,” Rangkaian Mikroelektronika”, Penerbit Erlangga,

Jakarta, 198910. Neil, Weste, Kamran Enshroghia,” Principles of CMOS VLSI Design”, Univercity

of Adelaide, Australia.

fisika bisman2

Documents