07 implementasi gerbang

ImplementasiGerbang

Implementasi Gerbang

Secara elektronis, gerbang logikamempunyai terminal untuk dihubungkandengan sumber tenaga yang biasanyatidak ditampilkan. Gambar 7.1a menggambarkan pembalikdengan terminal +5V dan 0V (GND) yang dimunculkan. Sinyal +5V biasanya disebut VCC yang berarti voltage collector-collector. Pada rangkaian fisis, semua terminal VCC dan GND dihubungkan dengansumber tenaga yang cocok.

Implementasi GerbangGerbang logika tersusun dari alat elektronikyang disebut transistor, yang dapat bersifatsebagai saklar yang mengendalikan sinyalelektronis kuat dengan menggunakan sinyalelektronis lemah. Transistor juga bersifat penguat yang dapatmenguatkan sinyal masukan sehingga dapatdigunakan untuk dihubungkan dengan banyakgerbang logika. Tanpa penguatan, kita mungkin hanya dapatmengirim sinyal ke sejumlah kecil gerbanglogika, sebelum sinyal itu bercampur denganderau sehingga tidak terdeteksi lagi.

Implementasi Gerbang

Simbol transistor tampak seperti Gambar 7.8c yang digunakan sebagai gerbang pembalik.

Untuk masukan berupa 0 (0 V) pada basis akanmenghasilkan keluaran 1 (+5 V) pada kolektor, karena tidak ada arus dari VCC ke GND akibattransistor mati.

Jika sinyal 1 (+5 V) dimasukkan ke basis, makaakan ada arus listrik dari VCC ke GND karenatransistor hidup.

Implementasi Gerbang

Oleh karena itu di kolektor tegangannya cukupkecil untuk dianggap logika 1. Jadi keluaran akan0 (0 V).

Implementasi Gerbang

Karena akan selalu ada arus yang mengalirwalaupun keluaran menunjukkan logika 0, makakita perlu menentukan batas tegangan yang amanuntuk nilai logika 0 dan 1.

Jika kita menentukan secara ketat bahwa logika 0 adalah 0 V dan logika 1 adalah 5 V, makakemungkinan rangkaian kita tidak bekerja sebagaimana mestinya jika keluarannya adalah 0.1 V bukan 0 V.

Implementasi Gerbang

Hal ini dapat terjadi dalam praktiknya.

Untuk alasan ini, maka penentuan nilai teganganuntuk logika 0 dan 1 menggunakan batas ambang.

Pada Gambar 7.2a logika 0 ditentukan padategangan dalam rentang 0 V sampai dengan 0.4 V dan logika 1 dalam rentang 2.4 V sampai dengan 5 V.

Rentang tegangan pada Gambar 7.2a adalah untuksinyal keluaran.

Implementasi Gerbang

Gambar 7.1: (a) pembalik dengan terminal tenaga dimunculkan dan (b) rangkaian transistor untuk pembalik.

Implementasi Gerbang

Karena sinyal dapat mengalami pelemahan makauntuk sinyal masukan diberi berselisih 0.4 V sepertitampak pada Gambar 7.2b. Namun demikianrentang nilai tegangan yang tercantum di sini tidakmengikat, tergantung dari keluarga gerbang logikayang digunakan.

Gambar 7.2: Penentuan nilaitegangan untuk logika 0 dan1 (a) gerbang logika keluaran, (b) gerbang logika masukan

Implementasi Gerbang

Gambar 7.3 menunjukkan rangkaian transistor untuk gerbang logika NAND dan NOR.

Untuk rangkaian NAND kedua masukan A dan B harus berada pada daerah tegangan logika 1 untukmenghasilkan keluaran pada daerah teganganlogika 0.

Untuk rangkaian gerbang NOR, salah satumasukan A atau B berada pada tegangan logika 1, akan mengakibatkan keluaran berada pada daerahtegangan 0.

Implementasi Gerbang

Gambar 7.3: Rangkaian transistor (a) NAND 2 masukan (b) NOR 2 masukan

Buffer Tri State

Buffer Tri-state adalah seperti buffer biasa yang kitabahas sebelumnya, dengan pengecualian bahwaada tambahan masukan untuk mengendalikankeluaran buffer.

Tergantung dari masukan kendali ini, keluaran daribuffer dapat bernilai 0, 1, atau tak berfungsi.

Jadi ada 3 macam keluaran.

Dalam Gambar 7.4a, jika masukan kendali C bernilai 1 maka buffer bekerja seperti biasa.

Buffer Tri State

Buffer tri-state kendali inversi mirip dengan buffer tri-state kecuali masukan kendalinya merupakankomplemen. Lihat Gambar 7.4b.

Keluaran yang secara elektronis tak terhubungberbeda dengan keluaran yang menghasilkan 0.

Tidak terhubung secara elektronis berarti tidak adasinyal elektronis sedang logika 0 terhubung denganGND.

Buffer Tri State

Namun jika masukan kendali C ini bernilai 0 makabuffer dalam keadaan tak berfungsi, tidak ada sinyalkeluaran.

Simbol digunakan untuk menyatakan keadaan takberfungsi ini.

Perlu diketahui bahwa keadaan tidak menunjukkan0 atau 1, tetapi menyatakan bahwa tidak ada sinyal.

Dalam istilah elektronika keadaan ini disebutberimpedansi tinggi high impedance.

Buffer Tri State

Dengan buffer tri-state memungkinkan sejumlahkeluaran dihubungkan menjadi satu tanpa adarisiko hubung singkat, asal dijaga bahwa pada satusaat hanya boleh satu buffer tri-state yang hidup.

Buffer tri-state penting saat implementasi register.

Gambar 7.4: Buffer tri-state dan Buffer tri-state kendali inversi

Buffer Tri State

Tabel 7.1: Sifat-sifat dasar aljabar Boole

Sifat-sifat Aljabar Boole

Tabel 7.1 merangkum sebagian dari sifat-sifataljabar Boole yang dapat diterapkan pada ekspresilogika Boole.

Postulat (dikenal sebagai postulat Huntington) merupakan aksioma dasar untuk aljabar Boole dantidak memerlukan pembuktian.

Teorema dapat dibuktikan melalui postulat.

Setiap relasi dalam tabel mempunyai bentuk AND dan OR sebagai hasil dari prinsip dualisme.

Sifat-sifat Aljabar Boole

Bentuk dualisme ini memungkinan mengubahbentuk AND menjadi OR dan sebaliknya bentukOR menjadi AND.

Sifat komutatif menyatakan bahwa urutankemunculan dua variabel dalam fungsi AND danOR tidak mengakibatkan hasil yang berbeda.

Dengan prinsip dualisme, sifat komutatifmempunyai bentuk AND (AB = BA) dan bentuk OR (A + B = B + A).

Sifat-sifat Aljabar Boole

Sifat distributif menunjukkan bagaimana variabeldidistribusikan melalui operasi AND.

Karena prinsip dualisme juga maka ada sifatdistributif untuk OR.

Sifat identitas menunjukkan bahwa variabel yang di-AND-kan dengan 1 atau di-OR-kan dengan 0, menghasilkan nilai variabel itu sendiri.

Sifat-sifat Aljabar Boole

Sifat komplemen mengakibatkan bahwa variabelyang dikenakan operasi AND terhadap komplemenvariabel tersebut, menghasilkan 0 (karena paling tidak pasti ada 1 operan bernilai 0), dan variabelyang dikenakan operasi OR terhadapkomplemennya, menghasilkan nilai 1 (karena pastiada nilai 1 pada operannya).

Gambar 7.5: Pembuktian teorema DeMorgan untuk 2 variabel

Sifat-sifat Aljabar Boole

Teorema nol dan satu menyatakan bahwa operasiAND antara variabel dengan 0 akan menghasilkan0 dan operasi OR antara variabel dengan 1 akanmenghasilkan 1.

Teorema idempoten menyatakan bahwa operasiAND atau OR antara variabel dengan dirinyasendiri menghasilkan nilai variabel itu sendiri.

Sifat-sifat Aljabar Boole

Teorema asosiatif menyatakan bahwa urutanoperasi AND atau OR tidak mengakibatkan hasilyang berbeda.

Teorema involusi menyatakan bahwa komplemendari komplemen suatu variabel adalah variabel itusendiri.

Sifat-sifat Aljabar Boole

Teorema DeMorgan, teorema konsensus, danteorema absorbsi tidak begitu jelas sehingga kitaperlu membuktikannya.

Teorema DeMorgan dapat dibuktikan denganinduksi yaitu mendaftar semua kemungkinan nilai 2 variabel A dan B serta fungsi yang dibuktikanseperti Gambar 7.5.

Sisi kiri dan kanan dalam ekspresi DeMorganmempunyai nilai yang sama, inilah buktinya.

Sifat-sifat Aljabar Boole

Untuk teorema konsensus dan absorbsi, silakandicoba sendiri untuk latihan.

Tidak semua gerbang logika dibicarakan secaramendalam karena berdasarkan 3 himpunangerbang logika yaitu {AND, OR, NOT}, {NAND}, dan {NOR}, satu himpunan dapat disusun darigerbang-gerbang pada himpunan lainnya.

Sifat-sifat Aljabar Boole

Sebagai contoh misalnya implementasi OR dengan menggunakan himpunan {NAND}. Teorema DeMorgan dapat digunakan untukmenyusun gerbang OR dari gerbang NAND sepertiGambar 7.6 dan 7.7. Penjelasannya adalahsebagai berikut:

Untuk mendapatkan inversi (NOT) dari gerbangNAND penjelasannya adalah:

Sifat-sifat Aljabar Boole

Fungsi AND dalam {NAND} (Gambar 7.8) dijelaskan sebagai berikut:

Ekuivalensi di antara fungsi-fungsi logika menjadi penting dalam praktik, karenasuatu jenis gerbang logika kemungkinan mempunyai karakteristik yang lebih baikdaripada yang lainnya.

Gambar 7.8: Penyusunan NAND menjadi AND

Gambar 7.6: Penyusunan NAND menjadi OR

Gambar 7.7: Implementasi inversi dengan NAND

Bentuk Sum of Product dan Diagram Logika

Misalnya kita akan membuat fungsi yang lebihkompleks daripada sekedar gerbang logikasederhana, seperti fungsi mayoritas yang terterasebagai tabel kebenaran pada Gambar 7.9.

Fungsi mayoritas akan benar jika lebih dari separomasukan bernilai benar.

Fungsi ini sering digunakan pada pembetulankesalahan dengan menganggap bahwa nilai yang paling banyak muncul sebagai nilai hasil, ataukadang disebut pula sebagai fungsi voting.

Bentuk Sum of Product dan Diagram Logika

Karena pembahasan sampai di sini belum ada gerbangsederhana yang dapat digunakan secara langsung untukimplementasi fungsi mayoritas, maka kita akan melakukantransformasi dari persamaan AND-OR dua-level danmengimplementasikannya dalam bentuk gerbang logikadari himpunan {AND, OR, NOT} (misalnya).

Disebut persamaan dua-level karena ada satu level bentukAND dilanjutkan dengan satu level bentuk OR. FungsiBoolean untuk mayoritas ini bernilai benar jika nilai F padatabel kebenaran bernilai benar.

Dengan demikian F akan benar untuk nilai A = 0,B = 1, danC = 1, atau A = 1,B = 0, dan C = 1, dan seterusnya sepertidalam tabel.

Bentuk Sum of Product dan Diagram Logika

Salah satu cara untuk menuliskan persamaan logika adalah denganmenggunakan bentuk sum-of-product atau SOP, yang merupakankumpulan AND dari variabel yang terlibat kemudian dioperasikan denganOR.

Bentuk persamaan logika untuk fungsi mayoritas tertulis padaPersamaan 7.1. Tanda ’+’ berarti operasi OR dan bukan penambahansecara aritmetika.

Gambar 7.9: Tabelkebenaran untukfungsi mayoritas

Bentuk Sum of Product dan Diagram Logika

Dengan mengamati persamaan tersebut kita dapatmenentukan bahwa diperlukan 4 buah AND untukimplementasi suku perkalian ABC,ABC,ABC, dan ABC.

Keluaran dari gerbang AND kemudian dihubungkan kemasukan gerbang OR 4-masukan seperti Gambar 7.10.

Rangkaian ini menunjukkan fungsi mayoritas, dan kitadapat mengeceknya dengan memasukkan semuakombinasi yang mungkin untuk masukan dan mengamatihasilnya.

(7.1)

Bentuk Sum of Product dan Diagram Logika

Jika setiap suku mengandung tepat masing-masing variabel 1 kali, dalam bentukkomplemen atau bukan, maka suku inidisebut minterm.

Minterm mempunyai nilai 1 dalam keluarantabel kebenaran.

Dengan demikian minterm adalah minimum term yang menghasilkan benar.

Bentuk Sum of Product dan Diagram Logika

Sebagai alternatif fungsi dapat ditulis dalambentuk jumlahan dari kombinasi yang benar.

Persamaan 7.1 dapat ditulis ulang menjadipersamaan 7.2 dengan indeks adalahminterm indeks seperti Gambar 7.9.

2.2

Bentuk Sum of Product dan Diagram Logika

Notasi ini digunakan secara resmi sebagai persamaanBoolean karena hanya berisi minterm saja.

Persamaan 7.1 dan 7.2 disebut sebagai notasi resmi untukbentuk SOP.

Gambar 7.10: Implementasi fungsi mayoritas dengan dua-level AND-OR. Inverter tidak dihitung sebagai level.

Bentuk Product of Sum

Sebagai pasangan dari bentuk sum-of-product, persamaan Boolean dapat direpresentasikan dalam bentuk product-of-sum (POS).

Persamaan dalam bentuk POS berupa koleksi rangkaian OR yang keluarannya dihubungkan bersama dengan gerbang AND.

Salah satu cara untuk membentuk POS adalah dengan jalanmelakukan komplemen terhadap bentuk SOP, dan kemudianditerapkan teorema DeMorgan.

Sebagai contoh, lihat kembali fungsi mayoritas dalam bentuk tabelkebenaran di Gambar 7.9, bentuk komplemennya adalah baris-barisyang menghasilkan keluaran 0, seperti persamaan 7.3:

7.3

Bentuk Product of Sum

•Dilakukan komplemen pada kedua ruas didapat persamaan 2.4:

Penerapan teorema DeMorgan yang berbentukdidapat persamaan 7.5:

Penerapan teorema DeMorgan yang berbentuk

pada faktor dalam kurung didapat persamaan 7.6

7.4

7.5

Bentuk Product of Sum

Gambar 7.11: Rangkaian OR-AND dua-level implementasi dari fungsimayoritas. Inverter tidak dihitung sebagai level

7.6

Bentuk Product of SumPersamaan 7.6 berbentuk POS, dan berisi 4 maxterms, yang membolehkan setiap variabelmuncul tepat 1 kali dalam bentuk komplemenmaupun tidak.

Maxterm, misalnya (A + B + C), mempunyai nilai 0 untuk satu baris dalam tabel kebenaran.

Persamaan yang hanya berisi maxterm dalambentuk POS dikatakan sebagai persamaanproduct-of-sum.

Rangkaian OR-AND sebagai implementasi daripersamaan 7.5 tampak pada Gambar 7.11.

Bentuk Product of Sum

Salah satu motivasi penggunaan POS daripada SOP adalah jika menghasilkanbentuk persamaan Boole yang lebihsederhana.

Persamaan Boole yang lebih sederhanadapat menghasilkan rangkaian yang lebihsederhana, namun ini tidak pasti karena adasejumlah faktor yang tidak tergantunglangsung pada ukuran persamaan Boole, seperti kompleksitas topologi perkawatan.

Bentuk Product of Sum

Cacah gerbang adalah ukuran kompleksitas rangkaianyang menunjukkan cacah semua gerbang logika yang digunakan.

Cacah masukan gerbang adalah ukuran lain kompleksitasrangkaian yang menunjukkan jumlah masukan ke semuagerbang logika.

Untuk rangkaian pada Gambar 7.10 dan Gambar 7.11, cacah gerbang adalah 8 dan cacah masukan gerbangadalah 19 untuk bentuk SOP dan POS.

Dalam kasus ini tidak ada perbedaan kompleksitasrangkaian antara bentuk SOP dan POS, tetapi untuk kasuslain perbedaannya menjadi nyata.