UNIVERSITAS INDONESIA

SISTEM TATA LETAK SIMBOL PADA CMOS

MAKALAHUJIAN AKHIR SEMESTER

ILHAM MUHARMA / 1306370291FRANSISKA DYAH AYU / 1306383691

i Universitas Indonesia

FAKULTAS TEKNIK PROGRAM REGULER

DEPOK

MEI 2015

UNIVERSITAS INDONESIA

SISTEM TATA LETAK SIMBOL PADA CMOS

MAKALAHUJIAN AKHIR SEMESTER

Diajukan sebagai salah satu syarat untuk kelulusan mata kuliah Perancangan VLSI

ILHAM MUHARMA / 1306370291FRANSISKA DYAH AYU / 1306383691

ii Universitas Indonesia

FAKULTAS TEKNIK PROGRAM REGULER

DEPOKMEI 2015

HALAMAN PERNYATAAN ORISINALITAS

Makalah ini adalah hasil karya saya sendiri, dan semua sumber baik yang dikutip maupun dirujuk telah saya nyatakan dengan benar.

Nama : Ilham Muharma1, Fransiska Dyah Ayu2

NPM : 11306370291, 21306383691

Tanda Tangan :

Tanggal : 23 Mei 2015

iii Universitas Indonesia

KATA PENGANTAR/UCAPAN TERIMA KASIH

Puji syukur saya panjatkan kepada Tuhan Yang Maha Esa, karena atas berkat dan

rahmat-Nya, kami dapat menyelesaikan makalah ini. Penulisan makalah ini

dilakukan dalam rangka memenuhi salah satu syarat untuk kelulusan mata kuliah

Perancangan VLSI. Kami menyadari bahwa, tanpa bantuan dan bimbingan dari

berbagai pihak, dari masa perkuliahan sampai pada penyusunan makalah ini,

sangatlah sulit bagi kami untuk menyelesaikan makalah ini. Oleh karena itu, kami

mengucapkan terima kasih kepada:

(1) Prof. Dr. Ir. Harry Sudibyo M.Sc, selaku dosen pembimbing yang telah

menyediakan waktu, tenaga, dan pikiran untuk mengarahkan kami dalam

penyusunan makalah ini;

(2) orang tua dan keluarga kami yang telah memberikan bantuan dukungan

material dan moral; dan

(3) sahabat yang telah banyak membantu kami dalam menyelesaikan makalah ini.

Akhir kata, kami berharap Tuhan Yang Maha Esa berkenan membalas segala

kebaikan semua pihak yang telah membantu. Semoga makalah ini membawa

manfaat bagi pengembangan ilmu pengetahuan.

Depok, 23 Mei 2015

Penulis

iv Universitas Indonesia

ABSTRAK

Nama : Ilham Muharma1, Fransiska Dyah Ayu2

Program Studi : Teknik Komputer

Judul : Sistem Tata Letak Simbol pada CMOS

Makalah ini menjelaskan fitur dari sistem tata letak simbolis (SLS), sistem

tata letak lanjutan untuk desainer VLSI. Tata letak simbolis adalah metode objek-

objek, kabel dan daerah yang digambarkan pada coarse grid, gate matrix, sticks,

dan virtual grid, dikonversi ke bentuk dan kemudian ditempatkan sesuai dengan

seperangkat aturan-aturan dasar minimum yang menggunakan compactor. Hal ini,

berdasarkan pengetahuan para penulis, cara termudah untuk melakukan ini

otomatis generasi, karena bekerja di tingkat simbolis dan karena unsur-unsur dasar

yang ditempatkan, saling berhubungan, dan ukuran cabang, dan transistor bukan

individual.

Teknik yang telah dikembangkan untuk efisien pemetaan sewenang-wenang

sirkuit skema CMOS ke layout yang sesuai. Karena ukuran transistor akan

disimpan selama transformasi ini tata letak, metodologi sintesis ini dapat secara

efektif diterapkan dioptimalkan skema sirkuit yang biasanya mencakup ukuran

transistor tersebut. Teknik ini didasarkan pada restrukturisasi dari hirarki deskripsi

sirkuit ke yang baru hierarki berdasarkan topologi daripada fungsional kendala.

Metode restrukturisasi dipilih sehingga memudahkan pemetaan lembaran sub

sirkuit menjadi layout serta untuk memastikan bahwa mayoritas optimasi

mungkin layout lokal (seperti koneksi oleh tiruan) bisa dilakukan di tingkat

lembaran sub sirkuit. Hal ini memungkinkan penempatan berikutnya dan routing

sub layout dihasilkan lembaran dilakukan menggunakan penempatan

v Universitas Indonesia

konvensional dan teknik routing tanpa area substansial.

Katakunci :

sistem tata letak simbol, coarse grid, gate matrix, sticks, virtual grid

ABSTRACT

Name : Ilham Muharma1, Fransiska Dyah Ayu2

Study Program : Computer Engineering

Title : Symbolic Layout Systems in CMOS

This paper describes features of the Symbolic Layout System (SLS), an

advanced layout system for VLSI designs. Symbolic layout is a method by which

point objects, wires, and regions are sketched on a coarse grid, matrix gate, sticks,

or virtual grid, converted to shapes, and then spaced according to a set of

minimum ground rules using a compactor. It is, to the authors' knowledge, the

simplest way to perform this automatic generation, both because it works at the

symbolic level and because the basic elements which are placed, interconnected,

and sized are branches, and not individual transistors.

A technique has been developed for efficiently mapping arbitrary MOS circuit

schematics into corresponding layouts. Since transistor sizings are preserved

during this transformation to layout, this synthesis methodology can effectively be

applied to optimized circuit schematics which typically include such sized

transistors. The technique is based on a restructuring of the circuit description

hierarchy into a new hierarchy based on topological rather than functional

constraints. The method of restructuring was selected so as to ease the mapping of

the leaf subcircuits into layout as well as to ensure that a majority of the possible

local layout optimizations (such as connection by abutment) could be effected at

the leaf subcircuit level. This allows the subsequent placement and routing of the

generated leaf sublayouts to be done using conventional placement and routing

techniques without a substantial area or performance penalty over a true full

vi Universitas Indonesia

custom design.

Keywords :

sistem tata letak simbol, coarse grid, gate matrix, sticks, virtual grid

DAFTAR ISI

HALAMAN SAMPUL iHALAMAN JUDUL iiHALAMAN PERNYATAAN ORISINALITAS iiiKATA PENGANTAR ivABSTRAK vDAFTAR ISI viDAFTAR GAMBAR vii

1. PENDAHULUAN 11.1 Latar Belakang 11.2 Perumusan Masalah 41.3 Tujuan Penulisan 21.4 Batasan Masalah 21.5 Manfaat Penulisan 2

2. TINJAUAN PUSTAKA 3

3. METODE PENULISAN 4

4. PEMBAHASAN 5

5. SIMPULAN DAN SARAN 17

DAFTAR REFERENSI 18

vii Universitas Indonesia

DAFTAR GAMBAR

Gambar 1. Simbol dan Tata Letak Coarse Grid 7

Gambar 2. Gate Matrix Realization Including Sized Transistors 8

Gambar 3. Gate Matrix Realization of a Domino CMOS Circuit 9

Gambar 4. Jenis Gate Matrix 10

Gambar 5. Spasi dan Kolom pada Gate Matrix 11

Gambar 6. Implementasi 3 NAND dan 1 Inverter dengan Gate Matrix 11

Gambar 7. Komparasi Fixed Grid dan Virtual Grid (a) Spesifikasi Sirkuit

Berbasis Grid, (b) Fixed Grid, (c) Virtual Grid 12

viii Universitas Indonesia

1. PENDAHULUAN

1.1 Latar BelakangSistem tata letak simbolis adalah cara abstrak perincian dan seringkali

menyulitkan desain IC. Ini menawarkan keunggulan desain lapisan tangan-

dikemas berkaitan dengan kepadatan tata letak, sementara juga memiliki

keuntungan atas tata letak manual terhadap waktu untuk merancang sirkuit dan

penurunan jumlah kesalahan manual yang diperkenalkan ke dalam desain.

Pada dasarnya, penggunaan simbologi mengurangi kompleksitas proses

desain IC, yang merupakan tambahan keuntungan yang disebutkan di atas,

memungkinkan desainer yang berpengalaman untuk melakukan sirkuit lebih rumit

daripada kalau tidak akan mungkin, dan, lebih penting lagi, memungkinkan

desainer pemula untuk menyelesaikan desain dengan tingkat kepercayaan yang

tinggi.

Sistem tata letak simbolis berupaya abstrak tugas rinci dalam merancang IC

untuk memperjelas operasi ini. Biasanya, ini dicapai dengan menghilangkan atau

mengurangi kompleksitas aturan desain untuk suatu proses. Aturan desain ini

termasuk jarak minimum dan lebar dari lapisan mask yang digunakan dalam

teknologi.

Ini juga termasuk listrik aturan untuk interkoneksi lapisan dan pembentukan

perangkat aktif. Aturan sederhana ini idealnya menghasilkan lebih cepat-putar di

desain dan pengurangan kesalahan dibandingkan dengan tata letak manual.

Bagian ini menggambarkan berbagai sistem desain simbolis dan kontribusi

mereka untuk proses desain IC.

1.2 Perumusan Masalah

1.2.1 Bagaimana perkembangan perancangan VLSI?

1.2.2 Apa definisi sistem tata lekak simbol pada CMOS?

1.2.3 Apa saja jenis sistem tata letak simbol pada CMOS masa kini?

1.3.4 Bagaimana manfaat penggunaan sistem tata letak simbol pada

CMOS bagi para desainer?

1.3 Tujuan Penulisan

Makalah ini dibuat dengan tujuan:

1.3.1 Syarat kelulusan mata kuliah Topik Khusus Teknik Komputer 2.

1.3.2 Mengetahui perkembangan perancangan VLSI

1.3.3 Memahami konsep dasar, karakteristik, jenis-jenis, dan manfaat

sistem tata letak simbol pada CMOS

1.3.4 Mengetahui implementasi sederhana diantara ragam jenis sistem tata

letak simbol pada CMOS

1.4 Batasan Masalah

Penulisan pada makalah ini akan dibatasi pada permasalahan sebagai berikut:

1.4.1 Pembahasan hanya pada konsep dasar, karakteristik, jenis-jenis, dan

manfaat sistem tata letak simbol pada CMOS

1.4.2 Tidak membahas sisi logika pemrograman atau programmable

logical

1.5 Manfaat Penulisan

1.5.1 Memberikan gambaran mengenai sistem tata letak simbol pada

CMOS.

1.5.3 Meningkatkan kinerja para desainer dan juga membuat operasional

dan manajemen perancangan menjadi lebih mudah, sehingga dapat

lebih optimal dan berkembang dengan cepat.

2. TINJAUAN PUSTAKA

Membahas berbagai konsep dasar dan teori-teori yang berkaitan dengan topik

penulisan yang dilakukan dan hal-hal yang berguna dalam proses analisis

permasalahan. Membahas tentang konsep dasar serta teori-teori yang berkaitan

dengan topik penulisan dan melandasi pembangunan sistem tata letak simbol pada

CMOS dengan menerapkan konsep tersebut

3. METODE PENULISAN

Metode-metode yang digunakan adalah sebagai berikut:

3.1 Studi pustaka dengan mengumpulkan berbagai literature atau referensi yang

berhubungan dengan sistem tata letak simbol pada CMOS. Referensi-

referensi tersebut tidak hanya didapat dari perpustakaan saja, namun juga

melalui internet.

3.2 Melakukan pengamatan untuk mendapatkan berbagai data dan informasi yang

diperlukan untuk analisis.

3.3. Penjelasan presentasi dari Prof. Dr. Ir. Harry Sudibyo M.Sc, sebagai dosen

mata kuliah Perancangan VLSI, mengenai sistem tata letak simbol pada

CMOS.

4. PEMBAHASAN

4.1 Pendahuluan

Dalam beberapa tahun terakhir, kemajuan teknologi sirkuit terpadu

memungkinkan desainer sirkuit menerapkan sistem meningkatkan ukuran dan

kompleksitas chip tunggal. Desain sirkuit terpadu dengan demikian telah

menjadi sebagian besar masalah berurusan dengan kompleksitas yang

melekat pada sistem yang besar seperti itu. Untuk menyederhanakan tugas

melaksanakan sistem terpadu kompleks ini, metodologi terstruktur desain

telah dikembangkan. Metodologi ini mengurangi kompleksitas proses desain

sirkuit terpadu sementara pada waktu sama menyediakan kerangka standar

yang otomatis desain alat-alat yang dapat diterapkan. Melalui penggunaan

alat otomatis tersebut, proses desain sirkuit dapat disederhanakan lagi.

Hirarki ini juga digunakan untuk mengurangi kompleksitas desain besar.

Penggunaan hirarki melibatkan membagi desain yang diberikan ke sejumlah

dikelola sub modul. Proses sub divisi diulang dalam mode terus pada masing-

masing submodul sampai submodul cukup sederhana bahwa mereka dapat

dilaksanakan dalam beberapa cara sederhana. Sangat penting untuk

mengenali bahwa desain sirkuit dapat diwakili hirarki di setiap domain yang

berbeda representasi dijelaskan di atas.

Desain modular adalah salah satu di mana interaksi antara modul yang

berbeda (seperti ditentukan oleh hirarki) dapat dengan mudah dan baik

ditandai. Untuk modul fungsional, ini berarti serangkaian sinyal input dan

output melalui beberapa dikenal yang setiap dan semua komunikasi dengan

modul fungsional lain berlangsung. Dalam kasus modul fisik, ini menyiratkan

seperangkat dikenal terminal melalui mana semua eksternal koneksi yang

dibuat. Modularitas dalam desain yang memungkinkan berbagai konstituen

submodul untuk sebagian besar dirancang dan diuji sebelum sistem secara

keseluruhan terdiri.

4.2 Perkembangan VLSI

Integrasi skala sangat-besar (VLSI) adalah proses membangun miniatur

sirkuit elektronik, terutama terdiri dari perangkat semikonduktor, disebut

transistor, pada permukaan substrat tipis dari bahan semikonduktor. Sirkuit

ini, sering disebut sebagai elektronik chip, yang digunakan di hampir semua

peralatan elektronik digunakan hari ini dan telah merevolusi dunia elektronik.

Dimensi dari transistor telah dikurangi untuk sebagian kecil dari

mikrometer. Dengan bantuan nanoteknologi, ukuran transistor dapat

mendekati beberapa nanometer. Ukuran transistor menurun membuat VLSI

sirkuit lebih cepat, dibuktikan dengan speedup lebih dari 1000-fold dari

mikroprosesor. Chip elektronik besar hari ini berisi beberapa ratusan jutaan

transistor. Chip VLSI ukuran gambar-tip dapat memberikan fungsi yang

disampaikan oleh ribuan papan sirkuit cetak sebelum.

Penelitian VLSI memiliki banyak aspek. Semua transistor harus

ditempatkan dengan benar dan terhubung, sehingga seluruh rangkaian dapat

beroperasi pada frekuensi tinggi. Konsumsi daya sirkuit perlu dikurangi.

Keandalan dan testability harus diatasi. Desain VLSI terkait erat dengan

proses fabrikasi dan karenanya penelitian pada bahan-bahan solid-state juga

dilakukan.

4.2 Jenis-jenis Sistem Tata Letak Simbol

4.2.1 Coarse Grid

Ide di balik layout simbolis coarse-grid melibatkan membagi permukaan

chip ke grid seragam spasi dalam arah X dan Y. Ukuran grid mewakili

minimal toleransi fitur atau penggantian yang diinginkan dalam proses

tertentu dan biasanya dipilih oleh konsultasi antara pengembang alat desain

dan insinyur proses semikonduktor.

Untuk setiap kombinasi dari lapisan mask yang ada di lokasi grid, simbol

didefinisikan, Gambar 1 menunjukkan satu set khas simbol dan tata letak.

Mengingat sistem desain tertentu, simbol ini kemudian ditempatkan di grid

untuk membangun sirkuit yang diinginkan. Simbol set dapat didefinisikan

sebagai karakter atau simbol grafis mungkin, jika tampilan grafis yang

digunakan untuk desain.

American Microsystems International (AMI) dan Rockwell International

membuat penggunaan karakter berdasarkan tata letak simbolis untuk

beberapa waktu. Sistem desain interaktiv simbolis menggunakan warna

karakter terminal sebagai desain station sebagai umpan balik bagi pengguna.

Tambahan pula untuk sistem berdasarkan karakter ini, Hawlett-Packard

mengembangkan sebuah sistem grafis interaktiv (IGS) yang mampu

menerima input simbolis dalam fixed grid. IGS juga menggunakan

representasi simbolis untuk mengurangi waktu menampilkan tata letak hand-

designed.

Gambar 1. Simbol dan Tata Letak Coarse Grid

4.2.2 Gate Matrix

Sebuah tata letak simbolis Gate-Matrix dikembangkan di Bell Labs

khusus untuk sirkuit CMOS kustom. Ini meningkatkan di tata letak simbolis

coarse-grid dengan memberikan gaya tata biasa di mana matriks berpotongan

transistor difusi dari baris dan kolom adalah situs transistor potensial.

Pembatasan teknik gerbang matriks

Meskipun metodologi tata letak gerbang matriks dapat digunakan secara

efektif untuk mewujudkan khusus jenis sirkuit yang dijelaskan di atas, teknik

memiliki beberapa keterbatasan ketika diterapkan untuk sirkuit metodologi

yang lebih umum.

1. Ukuran transistor

Gerbang matriks teknik ini dimaksudkan untuk digunakan

dengan transistor berukuran identik. Ketika ukuran berbeda transistor

digunakan, ketinggian transistor ditentukan oleh lebar terluas n-MOS

dan p-MOS transistor. Jika sebuah sirkuit termasuk transistor yang

signifikan bervariasi dalam ukuran, gerbang matriks realisasi dapat

efisien dalam cara daerah tata letak. Ini diilustrasikan pada gambar 2.

Gambar 2. Gate Matrix Realization Including Sized Transistors

2. Metodologi sirkuit non-standar

Teknik tata letak yang disajikan dalam ini hanya berlaku untuk

subset sangat terbatas sirkuit MOS. Lebih khusus lagi, teknik

memerlukan bahwa n-MOS dan p-MOS. Bagian grafik terkait sirkuit

menjadi Douala baik harus dan bahwa sirkuit terdiri seluruhnya seri-

paralel kombinasi transistor. Kegunaan dari gerbang matriks teknik

adalah inheren terbatas metodologi sirkuit yang meliputi jumlah yang

sama dari transistor n-MOS dan p-MOS. Penggunaan teknik matriks

gerbang untuk mewujudkan metodologi sirkuit yang termasuk jumlah

transistor n-MOS dan p-MOS (seperti domino CMOS) hasil di daerah

jauh sia-sia karena tidak terpakai transistor "slot" yang selalu terjadi.

Gerbang matriks realisasi dari sirkuit CMOS domino menggambarkan

inefisiensi ini adalah ditunjukkan dalam gambar 3.

Gambar 3. Gate Matrix Realization of a Domino CMOS Circuit

Identifikasi simbol :

N n-channel transistor

P p-channel transistor

+ metal-poly atau metal-diffusion crossover

* contact

I polysillicon atau n-diffusion wire

! p-diffusion wire

: vertical metal

- horizontal metal

Gambar 4. Jenis Gate Matrix

Gambar 5. Spasi dan Kolom pada Gate Matrix

Gambar 6. Implementasi 3 NAND dan 1 Inverter dengan Gate Matrix

4.2.3 Stick

Sticks merupakan istilah umum yang diberikan kepada sistem desain

simbolis yang tidak memaksa perancang untuk meng-grid ketika mendesain.

Sehingga bentuk bebas sebuah deskripsi topologikal sebuah layout

dimasukkan melalui sistem grafis yang interaktif. Simbol grafis ditempatkan

relatif satu sama lain daripada ditempatkan secara mutlak dan terinterkoneksi

dengan stik berwarna yang mempresentasikan level interkoneksi layer mask.

4.2.4 Virtual Grid

Berdasarkan sistem simbolis coarse grid tapi memperbolehkan final spasi

geometris antara grid line di tentukan oleh densitas dan interferensi dari

elemen di lokasi grid yang berdekatan.

Gambar 7. Komparasi Fixed Grid dan Virtual Grid (a) Spesifikasi Sirkuit

Berbasis Grid, (b) Fixed Grid, (c) Virtual Grid

(b) Menggunakan fixed grid 10 unit per grid unit dan lebar kawat dan

pemisahan sebesar 10 unit lead sehingga menghasilkan mask desc.

(c) Menggunakan grid dimana spacing bervariasi sesuai topologi sehingga

menghasilkan mask desc.

Pemindahan berdasarkan grid memperbolehkan masukan cepat dari

topologi geometrik dengan “memotong” elemen ke grid

Garis putus-putus bisa didapat di padatan virtual grid tertentu

Cloud diimplementasikan dengan menggunakan model Service-Oriented

Architecture mana semua kemampuan / komponen yang tersedia melalui

jaringan sebagai layanan. Apakah itu perangkat lunak, platform atau

infrastruktur semuanya ditawarkan sebagai layanan.

4.2.3 Elastis

Sumber daya (yaitu komputasi, storage, dan kapasitas jaringan)

diperlukan untuk aplikasi cloud dapat secara dinamis ditetapkan dan

bervariasi yaitu, peningkatan atau penurunan pada runtime tergantung pada

kebutuhan pengguna QoS. Penyedia utama cloud seperti Amazon bahkan

menyediakan layanan untuk skala-out otomatis dan skala-in berdasarkan

kebutuhan aplikasi host.

4.2.4 Dinamis dan Terdistribusi

Meskipun sumber cloud yang tervirtualisasi, sering didistribusikan untuk

memungkinkan pengiriman kinerja tinggi dan / atau jasa handal cloud.

Sumber daya ini fleksibel dan dapat disesuaikan menurut persyaratan

pelanggan, seperti software, konfigurasi jaringan, dan lain-lain.

4.2.5 Bersama

Pembagian infrastruktur cloud di mana sumber daya melayani beberapa

pelanggan dengan alokasi dinamis sesuai dengan aplikasi permintaan. Secara

umum, pelanggan tidak memiliki kontrol langsung atas sumber daya fisik

atau mereka menyadari lokasi sumber daya dan dengan siapa mereka sedang

bersama.

4.2.6 Market-Oriented (bayar berdasarkan kebutuhan)

Dalam cloud computing, pelanggan membayar untuk layanan pada pay-

per-use (atau pay-as-you-go). Model harga dapat bervariasi tergantung pada

harapan QoS dari aplikasi. Penyedia cloud IaaS seperti sumber daya harga

Amazon menggunakan model pasar seperti komoditas atau model penentuan

harga.

4.2.7 Otonom

Untuk memberikan pelayanan yang sangat handal, cloud menunjukkan

perilaku otonom dengan mengelola sendiri dalam kasus kegagalan atau

penurunan kinerja.

4.3 Implementasi Penggunaan Virtual Grid Symbolic Layout

• Flipflop dengan gerbang NAND

Desain virtual grid membutuhkan tipe ekstrasi skematis dimana hanya objek

yang bertepatan yang diletakkan di net yang sama. Sehingga konsekuensi dari hal

ini adalah kabel hanya terhubung hanya di endpoint.

Pada kali ini, akan diperlihatkan implementasi penggunaan virtual grid pada

flipflop berdasarkan gerbang NAND.

Pertama, dibuat terlebih dahulu skematis dari flipflop tersebut. Pada gambar

skematis flipflop dibawah, bila menggunakan fixed grid yang terjadi adalah

rangkaian tersebut akan konslet karena ada 2 kabel di net yang sama, namun

karena menggunakan virtual grid, hal tersebut tidak akan terjadi. Jika seandainya

designer ingin menghubungkan 2 kabel, maka harus diberi tanda.

Penggunaan skematis diatas juga berguna untuk mendeteksi kesalahan. Contohnya

pada gambar di bawah yang mempunyai bug yakni 2 kabel poly memotong satu

sama lain. Extractor akan menandi 2 kabel poly tersebut sebagai net yang berbeda.

• nMOS Inverter

Menggunakan metode ini berbeda dengan diatas, karena menggunakan stick

daripada menggunakan skematik. Stick lebih spesifik tentang letak komponennya

tapi abstak terhadap ukuran dan dimensi yang sebenarnya. Transistor digambar

sebagai stick dengan kabel yang menghubungkannya dan tidak mempunyai

dimensi. Akan tetapi hanya komponen yang bisa diaplikasikan langsung ke silikon

saja yang bisa menggunakan metode ini. Konversi dari stick ke ukuran yang

sebenarnya dilakukan dengan memperluas komponen ke ukuran yang sebenarnya,

kabel diberikan silicon layer yang sebenarnya, dan jaraknya disesuaikan sesuai

design-rule yang benar.

Kemudian dengan menggunakan virtual grid, semua komponen digambar

dengan ukuran nominal namun final dimensi-nya masih belum sesuai dengan

seharusnya. Spacing sehingga 2 transistor yang baris horizontal maupun vertical

akan tetap di garis, bahkan bila 2 transistor tersebut tidak terkoneksi.

4.4. Manfaat Penggunaan

1. Menyederhanakan geometric design rules sehingga meringankan desainer

tentang detail yang lebih global dan hal-hal yang penting,seperti mendapat

circuit yang benar atau komunikasi yang diperlukan

2. Membantu desainer dengan menangkap maksud desainer tersebut.

Maksudnya, selain menangkap detail geometris dari desain, metodologi

desain membantu menangkap circuit yang diwujudkan dengan desain. Aspek

fisik dan struktur dari desain mungkin bisa di tangkap lebih awal dengan

design cycle.

5. SIMPULAN DAN SARAN

DAFTAR REFERENSI

[1] An Advanced Symbolic Layout System for Bipolar and FET Design -

Research Gate. Available from:

http://www.researchgate.net/publication/3225359_SLS_An_Advanced_Symb

olic_Layout_System_for_Bipolar_and_FET_Design [accessed May 27,

2015].

[2] ALLADIN: a CMOS gate matrix layout system - ResearchGate. Available

from:http://www.researchgate.net/publication/224623079_ALLADIN_a_CM

OS_gate_matrix_layout_system [accessed May 27, 2015].

[3] Hill, Dwight., dkk. 2012. Algorithms and Techniques for VLSI Layout

Synthesis. Springer Science & Business Media.

[4] M. Rubin, Steven., Computer Aids for VLSI Design. 1994.

http://www.rulabinsky.com/cavd/text/chap02-3.html