materi elektronika digital · web view2.6.1 pin diagram ic 74 ls 164 gambar 13 2.6.2 rangkaian...
TRANSCRIPT
MATERI TEORI
SHIFT REGISTER
MATERI POKOK
1. Shift Register Dasar
a. Rangkaian Dasar Shift register
b. Analisa Output Shift Register
c. Truth table
2. Bermacam Jenis Shift Register
a. Rangkaian Dasar Shift register
b. Analisa Output Shift Register
c. Truth table
3. Pin Diagram dan Fungsi
4. Rangkaian Aplikasi
Materi Elektronika Digital ( Shift Register ) halaman : 6 - 1
URAIAN MATERI
1. Rangkaian dasar Shift Register
1.1 Menggunakan D Flip-Flop
1.1.1 Gambar 1
1.1.2 Analisa Pulsa Output
1.1.3 Penjelasan
Transisi Clock 1 output QA =1, QB = 0 QC = 0 QD = 0
Transisi Clock 2 output QA =1, QB = 1 QC = 0 QD = 0
Transisi Clock 3 output QA =1, QB = 1 QC = 1 QD = 0
Transisi Clock 4 output QA =1, QB = 1 QC = 1 QD = 1
Materi Elektronika Digital ( Shift Register ) halaman : 6 - 2
1 2 3 4 5 6 7 8
QAQBQCQD
Transisi Clock 5 output QA =0, QB = 1 QC = 1 QD = 1
Transisi Clock 6 output QA =0, QB = 0 QC = 1 QD = 1
Transisi Clock 7 output QA =0, QB = 0 QC = 0 QD = 1
Transisi Clock 8 output QA =0, QB = 0 QC = 0 QD = 0
.....Demikian seterusnya kembali ke kondisi awal
1.1.4 Truth Table
Qa Qb Qc Qd1 0 0 01 1 0 01 1 1 01 1 1 10 1 1 10 0 1 10 0 0 10 0 0 0
1.1.5 Gambar 2 ( shift Register dengan D - FF )
Gambar pulsa
Materi Elektronika Digital ( Shift Register ) halaman : 6 - 3
1.1.6 Gambar 3 Rangkaian Dasar Shift Register dengan D Flip
Gambar Pulsa Output
1.1.7 Rangkaian dasar Shift Register menggunakan JK Flip-Flop
Materi Elektronika Digital ( Shift Register ) halaman : 6 - 4
Truth table
Qa Qb Qc Qd1 0 0 01 1 0 01 1 1 01 1 1 1
2. Jenis Shift Register
2.1 Serial in – Serial Out ( 74L91 ) 8 bit
2.2 Serial in – parallel out ( 74164 ) 8 bit
2.3 Parallel in – serial out ( 74165 ) 8 bit
2.4 Parallel in – parallel out ( 74194 ) 4 bit
2.5 Parallel in – parallel out ( 74198 ) 8 bit
2.1 Serial Input – Serial Output
2.1 1 Empat bit serial input Shift Register menggunakan JK FF
Rangkaian dasar
Materi Elektronika Digital ( Shift Register ) halaman : 6 - 5
Gambar 1Penjelasan
Jika JK FF diberikan input J=1, K=0, maka output Q = 1, Jika diberikan
input J = 0 dan K = 1, maka output Q = 0
Pada rangkaian shift register output Q dihubungkan dengan input J FF
berikutnya, sedangkan input clock diberikan kesemua FF
Pada rangkaian terlihat bahwa ada empat buah FF, dimana output Q
invers dari FF ke empat dihubungkan ke input FF pertama sehingga :
Pada kondisi awal semua input FF adalah nol, sehingga semua output Q
invers adalah 1
Pada saat transisi clock pertama input J FF- ke 1 mendapat input logic 1
dari output Q invers FF ke empat sehingga output Q adalah 1, sehingga
Q infers FF-1 adalah 0, sedangkan output Q invers FF ke 2, ke-3, ke-4
masih tetap 1
Pada saat transisi clock kedua input J FF- ke 1 mendapat input logic 1
dari output Q invers FF ke empat , FF ke -2 mendapat input logic satu
dari output Q FF-1, sehingga output Q FF-1 dan FF-2 adalah 1, sehingga
Materi Elektronika Digital ( Shift Register ) halaman : 6 - 6
Q infers FF-1 dan 2 adalah 0, sedangkan output Q invers FF ke-3, ke-4
masih tetap 1
Pada saat transisi clock ketiga, input J FF- ke 1 mendapat input logic 1
dari output Q invers FF ke empat , FF ke -2 mendapat input logic satu
dari output Q FF-1, Input J FF ke-3 mendapat input logic 1 dari output Q
FF ke 2, maka output Q FF-1 dan FF-2 , FF-3 adalah 1, sehingga Q
infers FF-1 FF-2, FF-3 adalah 0, sedangkan output Q invers FF ke-4
masih tetap 1
Demikianlah seterusnya sehingga gambar sinyal output untuk masing FF
pada Q output adalah seperti terlihat pada gambar yaitu menggeser data
input empat perioda clock ( sama dengan jumlah FF yang diubungkan ).
2.1.2 Gambar Pulsa Output
Gambar 22.1.3 Truth table -1
Q0 Q1 Q2 Q3
1 0 0 01 1 0 01 1 1 01 1 1 10 1 1 10 0 1 10 0 0 1
Materi Elektronika Digital ( Shift Register ) halaman : 6 - 7
0 0 0 0
2.2 Empat bit serial input Shift Register menggunakan JK FF
2. 2.1 Rangkaian dasar
Gambar 3Pada gambar rangkaian diatas terlihat bahwa input yang diberikan ke FF
pertama diambil dari output Q invers FF ke -4, kemudian dinvers dan
dimasukan ke input J FF ke -1. Hal ini mengakibatkan data yang digeser
adalah berupa satu perioda clock dapat dilihat pada gambar pulsa output
berikut.
2.2.2 Gambar Pulsa Output
Gambar 4
Materi Elektronika Digital ( Shift Register ) halaman : 6 - 8
2.2.3 Truth Table -2
Q0 Q1 Q2 Q3
1 0 0 00 1 0 00 0 1 00 0 0 10 0 0 01 0 0 00 1 0 00 0 1 0
2.3 Empat bit input serial Shift Register menggunakan D – FF
2.3.1 Rangkaian dasar
Gambar 5
Pada gambar 5, diatas terlihat bahwa output Q4 invers dihubungkan ke input D FF
ke-1, hal ini akan menghasilkan output sama seperti pada gambar output JK FF
pada gambar 2.
2.3.2 Gambar Pulsa output
Materi Elektronika Digital ( Shift Register ) halaman : 6 - 9
Gambar 62. 3.3 Truth table
Q0 Q1 Q2 Q3
1 0 0 01 1 0 01 1 1 01 1 1 10 1 1 10 0 1 10 0 0 10 0 0 0
Gambar 72.4 Empat bit input Shift Register menggunakan D – FF2.4.1 Rangkaian dasar
Gambar 82.4.2 Gambar Pulsa Output
Materi Elektronika Digital ( Shift Register ) halaman : 6 - 10
Gambar 92.4.3 Truth table
Q0 Q1 Q2 Q3
1 0 0 00 1 0 00 0 1 00 0 0 10 0 0 01 0 0 00 1 0 00 0 1 00 0 0 1
Gambar 10 2.5 Shift Register ( Serial input- Serial Output )
2.5.1 Rangkaian Ekivalen IC 74 LS 91
Materi Elektronika Digital ( Shift Register ) halaman : 6 - 11
Gambar 11
2.5.2 Pin Diagram IC 74 LS 91
Gambar 122.6 Shift Register ( Serial input dan Parallel Output )
2.6.1 Pin Diagram IC 74 LS 164
Gambar 13
Materi Elektronika Digital ( Shift Register ) halaman : 6 - 12
2.6.2 Rangkaian Shift Register menggunakan IC 74LS164
Clock in hibit
Materi Elektronika Digital ( Shift Register ) halaman : 6 - 13
Gambar 14. Rangkaiann Aplikasi menggunakan IC 74 LS 164
Tabel Output
Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q71 0 0 0 0 0 0 01 1 0 0 0 0 0 00 1 1 0 0 0 0 00 0 1 1 0 0 0 01 0 0 1 1 0 0 01 1 0 0 1 1 0 00 1 1 0 0 1 1 00 0 1 1 0 0 1 11 0 0 1 1 0 0 11 1 0 0 1 1 0 00 0 1 0 0 1 1 0
Materi Elektronika Digital ( Shift Register ) halaman : 6 - 14
2.7 Rangkaian Shift Register menggunakan IC 74LS 198Shift Right
Materi Elektronika Digital ( Shift Register ) halaman : 6 - 15
2.8 Rangkaian Shift Register menggunakan IC 74LS 198Shift Left
Materi Elektronika Digital ( Shift Register ) halaman : 6 - 16
Soal -1
Gambarlah rangkaian shift register menggunakan IC 74 LS 164 untuk
menghasilkan output sesuai dengan truth table-1 berikut
Tabel 1
QA QB QC QD QE QF QG QH0 0 0 0 0 0 0 01 0 0 0 0 0 0 01 1 0 0 0 0 0 00 1 1 0 0 0 0 00 0 1 1 0 0 0 01 0 0 1 1 0 0 01 1 0 0 1 1 0 00 1 1 0 0 1 1 00 0 1 1 0 0 1 1
Jawab :Gambar rangkaian
Materi Elektronika Digital ( Shift Register ) halaman : 6 - 17
Soal 2
Gambarlah rangkaian shift register menggunakan IC 74 LS 164 untuk
menghasilkan output sesuai dengan truth table-2 berikut
Tabel 2
QA QB QC QD QE QF QG QH0 0 0 0 0 0 0 01 0 0 0 0 0 0 01 1 0 0 0 0 0 01 1 1 0 0 0 0 00 1 1 1 0 0 0 00 0 1 1 1 0 0 00 0 0 1 1 1 0 01 0 0 0 1 1 1 01 1 0 0 0 1 1 1
Jawab :
Materi Elektronika Digital ( Shift Register ) halaman : 6 - 18
Gambar rangkaian
Soal 3
Gambarlah rangkaian shift register menggunakan IC 74 LS 164 untuk
menghasilkan output sesuai dengan truth table-3 berikut
Tabel 3
QA QB QC QD QE QF QG QH0 0 0 0 01 0 0 0 00 1 0 0 01 0 1 0 00 1 0 1 01 0 1 0 10 1 0 1 01 0 1 0 10 1 0 1 0
Jawab :
Materi Elektronika Digital ( Shift Register ) halaman : 6 - 19
Gambar rangkaian
Soal 4 Gambarlah rangkaian shift register menggunakan IC 74 LS 164 untuk menghasilkan output sesuai dengan truth table-4 berikut
QA QB QC QD QE QF QG QH0 0 0 0 01 0 0 0 01 1 0 0 00 1 1 0 00 0 1 1 01 0 0 1 11 1 0 0 10 1 1 0 00 0 1 1 0
Jawab :Gambar rangkaian
Materi Elektronika Digital ( Shift Register ) halaman : 6 - 20