judul percobaanlabdasar.ee.itb.ac.id/lab/el2102 - sistem digital/2012... · web viewel2195 –...
TRANSCRIPT
Hal
aman
1
Membuat FSM proyek tersebut
Membuat VHDL code untuk proyek tersebut
Implementasi pada FPGA
Menentukna ide dalam pembuatan proyek perancangan rangkaian digital
PROYEK PERANCANGAN RANGKAIAN DIGITAL
Praktikan: Rian Maulana (18011056)
dan Faris Sina Prinata (18011024)
Asisten: Hendrik M. Yusro (13209113)
Tanggal Percobaan: 6 Desember 2012
EL2195 – Praktikum Sistem Digital
Laboratorium Dasar Teknik Elektro
Sekolah Teknik Elektro dan Informatika ITB
Abstrak
Video Graphics Array (VGA) masih menjadi interface yang popular untuk sebaian tampilan. VGA interface ini masih banyak ditemukan di beberapa device sekarang, misalnya layar LCD dan proyektor. VGA interface ini terdapat juga di board altera yang kita gunakan saat ini.
Kata kunci: Screen saver, proyek perancangan rangkaian digital
1. Pendahuluan
Pada percobaan kali ini tampilan VGA digunakan agar tampilan hasil desain yang kita rancang menjadi lebih menarik, tidak terbatas hanya pada LED atau 7-Segment. Tujuan percobaan kali ini juga adalah memberikan ilustrasi kegunaan interface I/O yang ada pada FPGA, misalnya GPIO, komunikasi seril menggunakan RS232, Audio CODEC, LCD karakter 16x2, dll. Kami masih menggunakan ide yang ada pada modul sebelumnya.
2. Dasar Teori
Berikut adalah penjelasan beberapa sinyal yang digunakan:
a. Horizontal Sync (TTL level)Sinyal ini akan aktif pada range piksel kolom 0 sampai dengan 639. Sehingga kalau sinyal ini tidak aktif, yang terjadi adalah pergantian baris.
b. Vertical Sync (TTL level)Sinyal ini akan aktif pada range piksel baris 0 sampai dengan 479.Sehingga kalau sinyal ini tidak aktif, yang terjadi adalah pergantian layar/kembali ke baris pertama.
c. Sinyal RGB (Analog 3 pin: 0,7-1 V)Sinyal ini merepresentasikan intensitas untuk masing2 komponen warna merah, hijau, dan biru untuk setiap pixel yang saat itu aktif. Sehingga yang terjadi ketiga sinyal ini berubahubah sesuai pixel yang sedang aktif dalam proses scanning (dari kiri ke kanan untuk set
iap baris, selanjutnya dari baris paling atas sampai baris paling bawah).
Pada percobaan kali ini kita menggunakan resolusi 640x480 pixel dan menggunakan refresh rate lebih dari 60 Hz. Refresh rate ini digunakan karena pada range kurang dari 30/60 Hz manusia dapat melihat adanya flicker. Selain itu refresh rate ini juga umum digunakan pada monitor LCD. LCD modern memiliki fitur multirate, sehingga kita tidak harus tepat membuat refresh ratenya 60 Hz. Proses scanning berawal dari kiri atas ke kanan lalu ke kiri bawah dan kembali ke kiri atas ketika sudah mencapai pixel terakhir.
3. Metodologi3.1 Alat dan Komponen
1 buah komputer yang terinstall software Altera Quartus II ver. 9.0 sp2
1 set board FPGA Altera DE1 Monitor LCD
3.2 Metodologi
3.2.1 Implementasi Desain pada Board FPGA
Hal
aman
2
4. Hasil dan Analisis
4.1 SPESIFIKASI
Kotak berukuran 80x80 pixel dapat digerakkan melalui FPGA kekiri, kanan, atas maupun bawah.
Selain itu kita dapat membuat kecepatan berbeda yaitu saat switch kecepatan satu aktif dan dua aktif dimana kecepatan dua lebih cepat daripada kecepatan pertama.
Saat switch screensaver di aktifkan layar akan berubah menjadi kotak-kotak kecil yang bergerak keatas bawah kanan kiri serong kanan dan serong kiri.
4.2 PROSES DESAIN
Sebelum membuat kode vhdl kami memikirkan dan menentukan desain yang akan di buat. Setelah menetapkan. Lalu kami memulai membuat kotak yang dapat kami gerakkan keatas bawah kiri dan kanan, selain itu kami menambahkan pilihan kecepatan yang di inginkan.
Selanjutnya kami membuat kotak kecil yang nantinya akan buat menjadi screen saver yaitu kotak kecil dapat bergerak ke atas bawah kiri kanan secara otomatis ketika switch screensaver di aktifkan. Setelah berhasil membuat satu kotak kecil lalu kami membuat kotak kotak kecil lainnya agar tampilan screensaver menjadi lebih bagus lagi.
4.3 KODE VHDL
Source kode dilampirkan pada halaman terakhir.
4.4 FSM
1. Jika screenon=1 akan masuk ke state screensaver, dan jika screenon≠1 masuk ke state kotak yang dapat digerakkan kekanan, kiri, atas dan bawah.
2. KA = 1 saat push button Kanan (tombolkanan) di tekan
3. KI = 1 saat push button Kiri (tombolkiri) di tekan
4. A=1 saat push button atas (tombolatas) di tekan
5. B=1 saat push button bawah (tombolbawah) di tekan
6. ELSE saat push button tidak di tekan atau pushbutton A / B / KA / KI di tekan berbarengan.
7. Karena keterbatasan gambar seharusnya setiap state pada fsm saling terhubung artinya semua dapat dilakukan disemua state contoh tidak harus menekan tombol atas saat sudah dibawah layar atau tidak harus menekan tombol kiri saat sudah menekan tombol kanan . Begitupun screenon.
4.5 STRATEGI PENGUJIAN
Program akan diujikan dengan mengecek setiap input yang diberikan dan diverifikasi setiap output yang diinginkan ketika input diberikan.
4.6 HASIL SIMULASI FUNGSIONAL DAN TIMING
Saat switch screenon aktif
Untuk hasil timing tidak dapat kami tampilkan karena sulit untuk dilihat. Hal ini dapat terjadi karena clock
Screenon≠
Counter
screensaScreenoS0
ELS
B=1
State 3State 4
State 1
State 2
‘0’ keada
Hal
aman
3
yang digunakan sangat besar sehingga tampilan sulit terlihat.
4.7 HASIL IMPLEMENTASI
Saat setelah melakukan praktikum kami masih memiliki kesulitan dalam membuat kotak memantul mantul kami hanya dapat membuat kotak kecil turun kebawah dan saat keadaan dibawah kotak tidak memantul kembali keatas berikut gambar progres kelompok kami:
4.8 KESESUAIAN HASIL DENGAN SPESIFIKASI
Setelah melakukan implementasi hasil yang didapat sudah sesuai artinya:
Saat input kiri di aktifkan kotak akan bergerak ke kiri dan begitupun dengan arah kanan atas dan bawah. Dan saat input screen saver diaktifkan layarpun berubah menjadi kotak-kotak kecil yang bergerak otomatis sesuai yang diinginkan. Hanya kecepatan pergerakan kotak kecil masih terlalu cepat sehingga tidak terlihat kotak memantul mantul akibat kecepatan yang terlalu besar
4.9 ANALISIS
Bila dibandingkan kotak yang dapat bergerak sebelum tombol screen saver diaktifkan kami dapat mengeset clock agar sesuai keinginan kita. Akan tetapi untuk menu screen saver tidak dapat. Hal – hal membuat screen saver bergerak terlalu cepat adalah
1. Clock yang di beri tidak sesuai dengan perhitungan dimana perhitungannya adalah
t= 1f FPGA
N
f FPGA= 50 MHz
2. Signal clock screen saver tidak tersambung dengan clock yang kita inginkan. Artinya clock yang digunakan adalah
t= 1f FPGA
f FPGA= 50 MHz
4.10 PEMBAGIAN TUGAS
Tugas akhir ini kami kerjakan dengan membagi tugas sebagai berikut:
Faris Sina Prinata (180110lupa lagi) mengerjakan Toplevel dan display vhd
Rian Maulana (18011056) mengerjakan Color rom
Vga dan clockdiv kami donwload dari labdas dengan pengeditan bagian yang diperlukan.
5. KESIMPULAN
Dari hasil dan analisis terutama dari point kesesuaian hasil kami dapat menyimpulkan bahwa proyek praktikum modul enam yaitu kotak bergerak dan screen saver dapat dikatakan sukses hanya terdapat masalah saat membuat clock untuk menu screen saver. Kami tidak dapat mensikronkan clock yang diberi agar kotak-kotak kecil screensaver dapat bergerak sesuai keinginanan kita sehingga kotak-kotak kecil pada screensaver bergerak terlalu cepat.
.
6. Kesimpulan
Kesimpulan yang dapat diambil dari modul praktikum ini:
a. Kami sudah memodifikasi vhdl modul 5, bermaksud agar kotak dapat memantul ke atas dan ke bawah. Namun, di sini kami mnegalami kesulitan dalam mengembalikan kotak itu ke atas
b. Setelah ini kami akan menganalisis state yang dibuat agar kotak dapat memantul terus-menerus sehingga menjadi screesaver yang kami inginkan. Setelah itu, kami akan memperbanyak kotak yang memantul-mantul tersebut dan menambah arah dari kotak itu sehingga screensaver yang dibuat menjadi lebih menarik
7. Daftar Pustaka
[1] Mervin T. Hutabarat et al., Buku Petunjuk Praktikum Sistem Digital. Hal 53–64. STEI ITB, Bandung, 2011.
[2] Jackstar H. S., Panduan Penulisan Laporan, Jacks Publishing, Bandung, 2008
[3] Adel S. Sedra dan Kennet C. Smith, Microelectronic Circuits, Oxford University Press, USA, 1997
Hal
aman
4
8. Lampiran (source code)1. Clockdiv.vhd
Hal
aman
5
2. Clockdivscreen.vhd
Hal
aman
6
3. Color_rom.vhd
Hal
aman
7
Hal
aman
8
Hal
aman
9
4. Display_vhd.vhd
Hal
aman
10
Hal
aman
11
5. Top_level_vhd.vhd
Hal
aman
12
6. Vga.vhd
Hal
aman
13