Download - 14064-5-814292131610
![Page 1: 14064-5-814292131610](https://reader036.vdokumen.com/reader036/viewer/2022082815/55cf9dcc550346d033af4021/html5/thumbnails/1.jpg)
Perancangan Sistem Digital
Modul Pertemuan 5 – Desain Rangkaian Kombinasional (Comparator)
Disusun oleh : Setiyo Budiyanto, ST. MT
Rangkaian Comparator digunakan untuk membandingkan dua atau beberapa buah
sinyal input apakah sama atau tidak.
Sebagai contoh 2 buah bilangan A dan B 4 bit dibandingkan maka rangkaian
Comparatornya untuk A = B dapat direalisasikan menggunakan gerbang-gerbang logika
seperti yang ditunjukkan pada gambar 1.
Gambar 1 Rangkaian Comparator 4 bit untuk output A=B
Rangkaian Comparator diatas dapat implementasikan menggunakan IC 7485 (lihat
gambar 2). Kita pun dapat mengimplementasikan rangkaian Comparator 8 bit
menggunakan 2 buah IC 7485 dengan konfigurasi rangkaian seperti pada gambar 3.
Perancangan Sistem Digital Setiyo Budiyanto ST, MT
Pusat Pengembangan Bahan AjarUniversitas Mercu Buana
‘12 42
![Page 2: 14064-5-814292131610](https://reader036.vdokumen.com/reader036/viewer/2022082815/55cf9dcc550346d033af4021/html5/thumbnails/2.jpg)
Gambar 2 IC Comparator 4 bit
Gambar 3 Kontruksi serial Comparator 8 bit
Rangkaian magnitude comparator adalah rangkaian yang dapat membandingkan dua
buah bilangan selain mendeteksi apakah 2 buah bilangan tersebut sama atau tidak,
tetapi juga besarnya apakah lebih kecil atau lebih besar.
Perancangan Sistem Digital Setiyo Budiyanto ST, MT
Pusat Pengembangan Bahan AjarUniversitas Mercu Buana
‘12 43
![Page 3: 14064-5-814292131610](https://reader036.vdokumen.com/reader036/viewer/2022082815/55cf9dcc550346d033af4021/html5/thumbnails/3.jpg)
Rangkaian Comparator 1 bit
Rangkaian comparator biner 1 bit digunakan untuk membandingkan 2 bilangan biner
tang masing-masing terdiri dari 1 bit. Rangkaian ini memiliki 3 output (lihat gambar 4),
yaitu E (= 1 apabila A = B), G (= 1 apabika A > B) dan L (= 1 apabila A < B). Disini kita
gunakan metode sederhana untuk mendapatkan E (= X) dan G (=Y) dan L (=Z).
Gambar 4 Comparator 1 bit
• A=B maka akan dihasilkan X= AB + A’B’ , X= 1 jika A=B
A B X
-------------
0 0 1
0 1 0
1 0 0
1 1 1
• A>B berarti A B Y
--------------
0 0 0
0 1 0
1 0 1
1 1 0
Dengan demikian akan dihasilkan Y= AB’, Y akan bernilai 1 untuk A>B
Perancangan Sistem Digital Setiyo Budiyanto ST, MT
Pusat Pengembangan Bahan AjarUniversitas Mercu Buana
‘12 44
A B
A > B
A= B
A<B
Comparator1 bit
![Page 4: 14064-5-814292131610](https://reader036.vdokumen.com/reader036/viewer/2022082815/55cf9dcc550346d033af4021/html5/thumbnails/4.jpg)
• A<B (B > A) akan dihasilkan Z= A’B
A B Y
-----------------
0 0 0
0 1 1
1 0 0
1 1 0
Dengan demikian nilai output E,G dan L adalah:
• E= X = AB + A’B’ = ( A Å B)’ = (A’B + AB’)’
• G = Y = AB’
• L= Z= A’B
Gambar 5 Rangkaian Comparator 1 bit
Rangkaian Comparator 2 bit
Untuk comparator 2 bit (lihat gambar 5) mempunyai input A1A0 dan B1B0 dan 3 output
yaitu, E (= 1 apabila A = B), G (= 1 apabika A > B) dan L (= 1 apabila A < B) apabila kita
gunakan KMAP hasilnya:
• E= A’1A’0B’1B’0 + A’1A0B’1B0 + A1A0B1B0 + A1A’0B1B’0
atau E=(( A0 Å B0) + ( A1 Å B1))’
• G = A1B’1 + A0B’1B’0 + A1A0B’0
• L= A’1B1 + A’1A’0B0 + A’0B1B0
Perancangan Sistem Digital Setiyo Budiyanto ST, MT
Pusat Pengembangan Bahan AjarUniversitas Mercu Buana
‘12 45
A
B
E
E L
G
![Page 5: 14064-5-814292131610](https://reader036.vdokumen.com/reader036/viewer/2022082815/55cf9dcc550346d033af4021/html5/thumbnails/5.jpg)
Gambar 6 Comparator 2 bit
Disini kita gunakan metode sederhana untuk mendapatkan E (= X) dan G (=Y) dan L
(=Z)
• A=B jika Ai= Bi
Ai Bi Xi
-------------
0 0 1
0 1 0
1 0 0
1 1 1
Berarti X0 = A0B0 + A’0B’0 and X1= A1B1 + A’1B’1
jika X0=1 dan X1=1 maka A0=B0 dan A1=B1
sehingga, jika A=B maka X0X1 = 1 artinya
X= (A0B0 + A’0B’0)(A1B1 + A’1B’1) apabila (x Å y)’ = (xy +x’y’) maka
X= ( A0 Å B0)’ ( A1 Å B1)’ = (( A0 Å B0) + ( A1 Å B1))’
• A>B berarti A1 B1 Y1
--------------
0 0 0
0 1 0
1 0 1
1 1 0
Perancangan Sistem Digital Setiyo Budiyanto ST, MT
Pusat Pengembangan Bahan AjarUniversitas Mercu Buana
‘12 46
Comparator2 bit
A0
A1
B0
B1
E
G
L
![Page 6: 14064-5-814292131610](https://reader036.vdokumen.com/reader036/viewer/2022082815/55cf9dcc550346d033af4021/html5/thumbnails/6.jpg)
jika A1=B1 (X1=1) maka A0 akan 1 dan B0 akan 0
A0 B0 Y0
-----------------
0 0 0
0 1 0
1 0 1
1 1 0
Untuk A> B: A1 > B1 or A1 =B1 and A0 > B0
berarti Y= A1B’1 + X1A0B’0 akan bernilai 1 untuk A>B
• Untuk B>A, B1 > A1 or A1=B1 and B0> A0
A0 B0 Y0
-----------------
0 0 0
0 1 1
1 0 0
1 1 0
z= A’1B1 + X1A’0B0
Tugas : Gambar Rangkaiannya Comparator 2 bit !
Prosedur untuk angka biner lebih dari 2 bit dapat dilakukan seperti dengan cara yang
sama seperti contoh berikut 4-bit magnitude comparator, dengan
(A= B) = x3 x2 x1 x0
(A> B) = A3B’3 + x3A2B’2 + x3x2A1B’1+ x3x2x1A0B’0
(A< B) = A’3B3 + x3A’2B2 + x3x2A’1B1+ x3x2x1A’0B0
Dengan demikian akan didapatkan rangkaian sebagai berikut (lihat gambar 7).
Perancangan Sistem Digital Setiyo Budiyanto ST, MT
Pusat Pengembangan Bahan AjarUniversitas Mercu Buana
‘12 47
![Page 7: 14064-5-814292131610](https://reader036.vdokumen.com/reader036/viewer/2022082815/55cf9dcc550346d033af4021/html5/thumbnails/7.jpg)
Gambar 7 Rangkaian Magnitude Comparator 4 bit
Perancangan Sistem Digital Setiyo Budiyanto ST, MT
Pusat Pengembangan Bahan AjarUniversitas Mercu Buana
‘12 48
![Page 8: 14064-5-814292131610](https://reader036.vdokumen.com/reader036/viewer/2022082815/55cf9dcc550346d033af4021/html5/thumbnails/8.jpg)
Tambahan untuk modul 2 : Implementasi gerbang
1. Menyusun suatu rangkaian logika dengan menggunakan gerbang dasar NAND
(maksimum 4 NAND) untuk mendapatkan NOT, AND, OR, NOR dan EXOR.
Gerbang NOT
(A.A)’ = A’
Gerbang AND
((A.B)’.(A.B)’)’ = A.B
Gerbang OR
((A.A)’.(B.B)’)’ = (A’.B’)’ = A+B
Gerbang NOR
(((A.A)’.(B.B)’)’. ((A.A)’.(B.B)’)’)’
= ((A’.B’)’. (A’.B’)’)’
= (A’.B’)’’
= (A+B)’
Gerbang EXOR
((A.(A.B)’)’.((A.B)’.B)’)’
= ((A.(A’+B’))’.((A’+B’).B)’)’
= ((A.A’ + A.B’)’.(A’B+B’B)’)’
= ((A.B’)’.(A’B)’)’
= (A.B’ + A’B)’’
= A.B’ + A’B
= AÅB
Perancangan Sistem Digital Setiyo Budiyanto ST, MT
Pusat Pengembangan Bahan AjarUniversitas Mercu Buana
‘12 49
![Page 9: 14064-5-814292131610](https://reader036.vdokumen.com/reader036/viewer/2022082815/55cf9dcc550346d033af4021/html5/thumbnails/9.jpg)
2. Menyusun suatu rangkaian logika dengan menggunakan gerbang dasar NOR
(maksimum 4 NOR) untuk mendapatkan NOT, OR, AND, NAND dan EXNOR.
Gerbang NOT
(A+A)’ = A’
Gerbang OR
((A+B)’+(A+B)’)’ = (A+B)’’ = A+B
Gerbang AND
((A+0)’ + (B+0)’)’ = (A’ + B’)’
= A.B
Gerbang NAND
(((A+A)’+(B+B)’)’+((A+A)’+(B+B)’)’)’
= ((A’+B’)’ + (A’+B’)’)’
= (A’+B’)’’
= (A.B)’
Gerbang EXNOR
((A+(A+B)’)’+ (B+(A+B)’)’)’
= (A’.(A+B)+ B’.(A+B)’
= (A’.A+A’.B + A.B’+B’B)’
= (A’.B + A.B’)’
= (AÅB)’
Perancangan Sistem Digital Setiyo Budiyanto ST, MT
Pusat Pengembangan Bahan AjarUniversitas Mercu Buana
‘12 50