BAB VI

RANGKAIAN KOMBINASI

Di dalam perencanaan rangkaian kombinasi, terdapat beberapa langkah

prosedur yang harus dijalani, yaitu :

1. Pernyataan masalah yang direncanakan

2. Penetapan banyaknya variabel masukan dan keluaran

3. Pemberian simbol untuk setiap variabel masukan dan keluaran

4. Penurunan tabel kebenaran

5. Pernyataan Boole yang paling sederhana untuk masing-masing keluaran

6. Penyusunan rangkaian logika

Metode perencanaan dalam prakteknya harus mempertimbangkan

beberapa hal :

1. Gerbang yang digunakan harus sesedikit mungkin

2. Jumlah masukan ke suatu gerbang harus minimum

3. Waktu yang diperlukan suatu sinyal untuk menjalar sepanjang rangkaian harus

sesedikit mungkin

4. Interkoneksi sesedikit mungkin

5. Batasan kemampuan penggerak untuk masing-masing gerbang harus

diperhitungkan.

Pada bab ini akan dibahas beberapa rangkaian kombinasi yang mempunyai

fungsi khusus, yaitu : encoder, decoder, multiplekser, dan demultiplekser.

6.1 Encoder

Encoder adalah rangkaian kombinasi yang mengkonversi informasi biner

dari 2n (atau kurang) line input ke n line output. Salah satu contoh encoder adalah

Encoder Oktal ke Biner. Terdapat 8 line input masing-masing untuk sebuah digit

octal dan 3 line output yang menghasilkan bilangan biner yang sesuai dengan

input yang diberikan. Pada satu saat hanya satu input yang bekerja atau bernilai 1.

Tabel kebenarannya dapat dilihat pada tabel berikut :

97

Tabel 6.1 Encoder Octal ke Biner

Input Output

D0 D1 D2 D3 D4 D5 D6 D7 X Y Z

1 0 0 0 0 0 0 0 0 0 0

0 1 0 0 0 0 0 0 0 0 1

0 0 1 0 0 0 0 0 0 1 0

0 0 0 1 0 0 0 0 0 1 1

0 0 0 0 1 0 0 0 1 0 0

0 0 0 0 0 1 0 0 1 0 1

0 0 0 0 0 0 1 0 1 1 0

0 0 0 0 0 0 0 1 1 1 1

Encoder dapat dirangkai dengan menggunakan gerbang OR yang

fungsinya bisa langsung didapat dari tabel kebenaran di atas.

X = D1 + D3 + D5 + D7

Y = D2 + D3 + D6 + D7

Z = D4 + D5 + D6 + D7

Rangkaian Logika :

Gambar 6.1 Rangkaian Logika Encoder Octal ke Biner

6.2 Decoder

Decoder adalah rangkaian kombinasi yang mengkonversi informasi biner

dari n (atau kurang) line input ke 2n line output. Salah satu contoh decoder adalah

Encoder Biner ke Oktal. Terdapat 3 line input dan 8 line output yang masing-

masing untuk sebuah digit octal. Pada satu saat hanya satu output yang berlogika

1 dengan kombinasi input yang berbeda-beda.. Tabel kebenarannya dapat dilihat

pada tabel berikut :

98

Tabel 6.2 Decoder Biner ke Oktal

Input Output

X Y Z D0 D1 D2 D3 D4 D5 D6 D7

0 0 0 1 0 0 0 0 0 0 0

0 0 1 0 1 0 0 0 0 0 0

0 1 0 0 0 1 0 0 0 0 0

0 1 1 0 0 0 1 0 0 0 0

1 0 0 0 0 0 0 1 0 0 0

1 0 1 0 0 0 0 0 1 0 0

1 1 0 0 0 0 0 0 0 1 0

1 1 1 0 0 0 0 0 0 0 1

Dari table kebenaran di atas, dapat dibuat persamaannya, yaitu :

D0 = X Y Z

D1 = X Y Z

D2 = X Y Z

D3 = X Y Z

D4 = X Y Z

D5 = X Y Z

D6 = X Y Z

D7 = X Y Z

Dari persamaan di atas dapat dibuat rangkaian logikanya seperti yang terlihat pada

gambar berikut :

99

Gambar 6.2 Rangkaian Logika Decoder Biner ke Oktal

6.3 Multiplexer

Data selector atau multiplexer adalah rangkaian yang berfungsi memilih

satu diantara beberapa input dan menampilkan pada output nilai logika yang

bersesuaian dengan input. Seleksi input dikontrol oleh select input yang berfungsi

memilih line input mana yang akan diteruskan ke line output. Jumlah select input

tergantung dari jumlah data input. Multiiplekser mempunyai 2n masukan, dan

dibutuhkan n select input sehingga memungkinkan untuk memilih input mana

yang dikehendaki. Jadi pada dasarnya multiplekser bertugas sebagai saklar

pemilih.

Selain itu, multiplekser juga mempunyai masukan enable untuk

mengontrol operasinya yang berfungsi sebagai pintu masuk data input atau

dengan kata lain membuat enable atau disable transfer data logika dari input ke

output.

100

Contoh : Multipleser 4 ke-1, diagram blok dan tabel kebenaran dapat

dilihat pada gambar dan tabel berikut ini :

Gambar 6.3 Diagram blok Multiplekser 4 ke-1

Tabel 6.3 Tabel Kebenaran Multiplexer 4 ke 1 dengan Bit Enable

Input Output

Enable Select Data

EN S1 S0 D3 D2 D1 D0 Y

1 X X X X X X 0

0 0 0 X X X 0 0

0 0 0 X X X 1 1

0 0 1 X X 0 X 0

0 0 1 X X 1 X 1

0 1 0 X 0 X X 0

0 1 0 X 1 X X 1

0 1 1 0 X X X 0

0 1 1 1 X X X 1

Tabel kebenaran di atas dapat dianalisa sebagai berikut :

Saat enable EN diberi logika 1, operasi rangkaian akan terkunci dan output

akan memberikan nilai 0. Dalam hal ini tidak perlu menspesifikasi sinyal

logika yang ada pada semua input yang lain. Pada tabel kebenaran

diindikasikan debagai kondisi dont care (X).

Saat enable EN diberi logika 0, didapat operasi normal dari rangkaian

dimana :

- Saat select input S1 = 0 dan S0 = 0, maka dipilih input D0 yang akan

ditransfer ke output dimana :

Jika D0 = 0 maka Y = 0

Jika D0 = 1 maka Y = 1

101

Dalam hal ini tidak perlu untuk mendefinisikan kondisi ketiga input

yang lain, karenanya didefinisikan dengan kondisi dont care.

- Saat select input S1 = 0 dan S0 = 1, maka input D1 yang ditampilkan

- Saat select input S1 = 1 dan S0 = 1, maka input D2 yang ditampilkan

- Saat select input S1 = 1 dan S0 = 1, maka input D3 yang ditampilkan

Dari table 6.3, persamaan keluarannya adalah :

103102101100 SSENDSSENDSSENDSSENDY +++=

Berdasarkan persamaan di atas, dapat dibuat rangkaian logikanya seperti terlihat

pada gambar berikut ini :

EN

D0

D1

D2

D3

S1 S0

Y

Gambar 6.4 Rangkaian Logika Multiplekser 4 ke 1

6.4 Demultiplexer

Demultiplexer adalah rangkaian yang mentransfer sinyal logika dari

sebuah input ke sebuah output dari beberapa output yang ada. Untuk memilih

output yang dikehendaki, diperlukan adanya select input.

Contoh : Demultipleser 1 ke-4, diagram blok dan tabel kebenaran dapat

dilihat pada gambar dan tabel berikut ini :

102

Gambar 6.5 Diagram blok Demultiplekser 1 ke-4

Tabel 6.4 Tabel Kebenaran Demultiplexer 1 ke 4

Input Output

Enable Select Data

EN S1 S0 D Y3 Y2 Y1 Y0

1 X X X 1 1 1 1

X X X 0 1 1 1 1

0 0 0 1 1 1 1 0

0 0 1 1 1 1 0 1

0 1 0 1 1 0 1 1

0 1 1 1 0 1 1 1

Tabel kebenaran di atas dapat dianalisa sebagai berikut :

Semua output akan diset ke level logika 1 untuk :

a. Enable input EN mempunyai logika 1

b. Data input D pada level logika 0

Diasumsikan EN dijaga pada logika 0 dan data input dijaga pada logika 1,

maka:

Saat konfigurasi biner Select input S0 = 0, S1 = 0, akan dipilih output Y0

dan memberikan logika 0. Output yang lain berlogika 1.

Untuk tiga konfigurasi biner select input yang lain juga berlaku cara yang

sama.

Persamaan keluaran table 6.4 adalah :

103

102

101

100

SSDD

SSDD

SSDD

SSDD

++=

++=

++=

++=

103

Berdasarkan persamaan di atas, dapat dibuat rangkaian logikanya seperti terlihat

pada gambar berikut ini :

Gambar 6.6 Rangkaian Logika demultiplekser 1 ke 4

Peralatan multiplekser dan demultiplekser bila digunakan bersama-sama

berguna dalam suatu sistem yang ingin melipatgandakan banyaknya saluran data,

mengirimkannya melalui satu saluran, dan mengubahnya kembali menjadi bentuk

data asliya pada ujung penerima untuk diproses.

6.5 Soal-soal Latihan

1. Rancanglah suatu rangkaian kombinasi yang mengubah bilangan biner ke

octal. Mulailah dengan membuat tabel kebenaran.

2. Rancanglah suatu rangkaian kombinasi yang mengubah angka desimal dari

sandi Excess-3 ke BCD !

3. Rancanglah rangkaian kombinasi yang menerima bilangan 3 bit dan

menghasilkan keluaran bilangan biner yang besarnya pangkat dua dari

masukannya. Mulailah dengan membuat tabel kebenaran.

4. Rancanglah Encoder desimal ke BCD !

5. Rancanglah Dekoder BCD ke desimal !