bab 1. konsep dasar digital...bab 1. konsep dasar digital materi : 1.representasi bentuk digital dan...

BAB 1. KONSEP DASAR DIGITAL

Materi :1.Representasi Bentuk Digital dan Analog2.Bentuk Sinyal Digital3.Transmisi Serial & Paralel4.Switch dalam Rangkaian Elektronika5.Gerbang Logika Dasar6.Tabel Kebenaran7.Analisa Pe-waktu-an

Pendekatan Representasi Numerik

Representasi ANALOG :Besarannya dinyatakan dalam tegangan, arus ataugerakan meter yang proporsional dengan nilai daribesaran itu sendiri.

Contoh :Speedometer sepedamotor (kecepatan sepeda

motor ditunjukkan oleh gerakan jarum)Thermostat ruangan (temperatur ruangan ditunjukkan

oleh gerakan strip metalnya) Microfon pada peralatan audio

Representasi DIGITALBesarannya tidak hanya ditunjukkan dalam nilaiyang proporsional saja, tetapi juga dalam simbolyang dinamakan digit.

Contoh :-Jam digital-Kalkulator-Counter pulsa telepon

Beda sistim Analog dan Digital

Sistim DIGITALKombinasi dari sejumlah peralatan yang didisain untukmemanipulasi informasi logika atau besaran fisik yang dinyatakan dalam bentuk digital; nilainya berupa nilai-nilai diskrit. Sebagian besar berupa peralatan elektronik, juga bisa mekanik, magnetik atau pneumatik.Contoh : komputer, kalkulator, audio dan video digital, sistimtelepon.

Sistim ANALOGTerdiri dari sejumlah peralatan untuk memanipulasi besaran fisikyang dinyatakan dalam bentuk analog. Besarannya bisabervariasi dalam rentang nilai yang kontinyu.Contoh : audio amplifier, magnetic tape recording, switch lampu

Keunggulan Sistem Digital

1.Mudah dalam mendisain2.Mudah dalam penyimpanan informasi3.Ketepatan dan akurasi tinggi4.Pengoperasiannya dapat diprogram5.Lebih tahan terhadap noise6.Dapat dibuat dalam chip IC

Bagaimana mem-proses sistim analog menggunakan teknik digital ?

Ada 3 langkah :1. Ubah input analog menjadi bentuk digital2. Lakukan pemrosesan informasi digital3. Ubah kembali output digital ke dalam bentuk analog

PeralatanUkur

A/D Converter

DigitalProcessing

D/A Converter Controller

Analog Analog Digital

Digital

Analog

temperatur

Pengaturantemperatur

Konversi A/D – D/A

Bentuk Sinyal Digital

0 V0,8 V

2 V

5 V

Biner ‘0’

Biner ‘1’

Tidak digunakan

t0 t1 t2 t3 t40 0 0

1 14 V

t

Vo(t)

Alokasi tegangan dalam sistim digital Timing diagram sinyal digital

Rangkaian DigitalDidisain untuk menghasilkan output digital yang bervariasi, yaitu ‘0’ atau ‘1’

0 V

4 V

vi

vo

5 V

0 Vt

Case 1

0,5 V

4 V

vi

vo

3,7 V

0 Vt

Case 2

RangkaianDigital

vi vo

Transmisi SERIAL dan PARALEL

Salah satu aspek penting dalam sistim digital adalahmemindahkan data / informasi digital dari satu tempat ketempat lainnya Transmisi

Berdasarkan jumlah circuit/kabel yang menghubungkankedua tempat tersebut, ada 2 jenis transmisi :

a. Transmisi Paralel jumlah circuit yang terhubung lebih dari 1b. Transmisi Serial jumlah circuit yang terhubung hanya 1

Kelebihan/kekurangan :Transmisi Paralel waktu pengiriman cepat, cost mahal

Contoh : DB-25 (printer)Transmisi Serial waktu pengiriman lambat, cost murah

Contoh : internet (RJ-45), USB, DB 9

A4A3A2A1A0

MSB

LSB

Circuit A

B4B3B2B1B0

Circuit B

10

0

11

Transmisi Paralel

AOUT

Circuit A

BIN

Circuit B

Transmisi Serial

T0 T3T2T1 T4

0 01 1 1

SWITCH DALAM RANGKAIAN ELEKTRONIKA

Transisi antara level digital ‘1’ dan ‘0’ dapat dibuat denganmen-switch dari level tegangan satu ke level teganganyang lain (biasanya 0V dan +5V).

Komponen-komponen yang bisa dijadikan switch :-Dioda-Transistor

Dioda sebagai switch

5V

Dioda

K A5V arus I

Dioda

A K

Forward Biased Reverse Biased

Transistor sebagai switch

RB

RC

5 V

2 V

Vout = 0 V

Transistor ON

Sinyalinput

RB

RC

5 V

0 V

Vout = 5 V

Transistor OFF

GERBANG LOGIKA DASAR

Gerbang Logika blok dasar untuk membentuk rangkaianelektronika digital

Sebuah gerbang logika mempunyai satu terminal output dan satu atau lebih terminal inputOutput-outputnya bisa bernilai HIGH (1) atau LOW (0) tergantung dari level-level digital pada terminal inputnya.Ada 7 gerbang logika dasar : AND, OR, NOT, NAND, NOR, Ex-OR, Ex-NOR

inputoutputGerbang

logika

Gerbang AND

Input AInput B

Output X

Simbol gerbang logika ANDOperasi AND :• Jika Input A AND B keduanya HIGH, maka output X akan HIGH• Jika Input A atau B salah satu atau keduanya LOW maka output X

akan LOW

A B0 0 00 1 01 0 01 1 1

INPUT Output X

Tabel Kebenarangerbang AND – 2 input

X= A.B

Cara kerja Gerbang AND :

1 1

0 0

A BX = A.B

5 V

Analogi elektrikal gerbang AND

X=A.B

+5V

A

B

Gerbang AND dengan switch Transistor

Konfigurasi Pin

QUAD 2-Input AND Gate (7408)

1

2

3

4

5

6

7

14

13

12

11

10

9

8

VCC

GND

Quad Ada 4 gerbang AND2 input AND gate gerbang AND 2 input7408 (74 = TTL), (08 = nomor urut)

Gerbang AND dengan banyak Input

AX = A.B.C.DB

CD

AND – 4 inputX = A.B.C.D.E.F.G.H

ABCD

FE

HG

AND – 8 input

A B C D0 0 0 0 00 0 0 1 00 0 1 0 00 0 1 1 00 1 0 0 00 1 0 1 00 1 1 0 00 1 1 1 01 0 0 0 01 0 0 1 01 0 1 0 01 0 1 1 01 1 0 0 01 1 0 1 01 1 1 0 01 1 1 1 1

Output X

INPUT

Tabel Kebenaran AND-4 input

Konfigurasi Pin

DUAL 4-Input AND Gate (7421)

TRIPLE 3-Input AND Gate (7411)

1

2

3

4

5

6

7

14

13

12

11

10

9

8

VCC

GND

1

2

3

4

5

6

7

14

13

12

11

10

9

8

VCC

GND

Gerbang OR

Input AInput B

Output X

Simbol gerbang logika OR

Operasi OR :• Jika Input A OR B atau keduanya HIGH, maka output X akan HIGH• Jika Input A dan B keduanya LOW maka output X akan LOW

X= A+B

Konfigurasi PinTabel Kebenarangerbang OR – 2 input QUAD 2-Input OR Gate

(7432)

A B0 0 00 1 11 0 11 1 1

INPUT Output X 1

2

3

4

5

6

7

14

13

12

11

10

9

8

VCC

GND

Cara kerja Gerbang OR :

1

0

A

X = A+B5 V

1

0

B

Analogi elektrikal gerbang OR

X=A+B

+5V

A

B

Gerbang OR dengan switch Transistor

Gerbang OR dengan banyak Input

X = A+B+C+D+E+F+G+H

ABCD

FE

HG

OR – 8 input

AX = A+B+CB

C

OR – 3 input

Tabel Kebenaran OR-3 input

A B C0 0 0 00 0 1 10 1 0 10 1 1 11 0 0 11 0 1 11 1 0 11 1 1 1

Output X

INPUT

Gerbang NOT / INVERTER

Input A Output X

Simbol gerbang logika NOT

Operasi NOT :• Jika Input A HIGH, maka output X akan LOW• Jika Input A LOW, maka output X akan HIGH

X=A

Konfigurasi PinTabel Kebenarangerbang NOT / INVERTER HEX Inverting Gate (7404)

1

2

3

4

5

6

7

14

13

12

11

10

9

8

VCC

GND

0 11 0

INPUT A

Output X

Gerbang NAND

Simbol gerbang logika NAND

Input AInput B

Output X Input AInput B

Output XATAU

Operasi NAND :• Merupakan Inversi (kebalikan) dari operasi AND• Jika Input A AND B keduanya HIGH, maka output X akan LOW• Jika Input A atau B atau keduanya LOW, maka output X akan HIGH

X= A.B

Konfigurasi PinTabel Kebenarangerbang NAND QUAD 2-input NAND Gate

(7400)

A B0 0 10 1 11 0 11 1 0

INPUT Output X

1

2

3

4

5

6

7

14

13

12

11

10

9

8

VCC

GND

Gerbang NAND dengan banyak Input

AX = A.B.CB

C

NAND – 3 inputX = A.B.C.D.E.F.G.H

ABCD

FE

HG

NAND – 8 input

Tabel Kebenaran NAND-3 input

A B C0 0 0 10 0 1 10 1 0 10 1 1 11 0 0 11 0 1 11 1 0 11 1 1 0

Output X

INPUT

Gerbang NOR

Input AInput B

Output X Input AInput B

Output XATAU

Simbol gerbang logika NOR

Operasi NOR :• Merupakan Inversi (kebalikan) dari operasi OR• Jika Input A dan B keduanya LOW, maka output X akan HIGH• Jika Input A OR B salah satu atau keduanya HIGH, maka

output X akan LOW

X=A+B

Konfigurasi Pin

QUAD 2-Input NOR Gate (7402)Tabel Kebenaran

gerbang NOR1

2

3

4

5

6

7

14

13

12

11

10

9

8

VCC

GND

A B0 0 10 1 01 0 01 1 0

INPUT Output X

Gerbang Ex-OR

Input AInput B

Output X

Simbol gerbang logika Ex-OR

Operasi Ex-OR :• Ex-OR adalah kependekan dari Exclusive OR • Jika salah satu dari kedua inputnya HIGH (bukan kedua-duanya),

maka output X akan HIGH• Jika kedua inputnya bernilai LOW semua atau HIGH semua,

maka output X akan LOW

Tabel Kebenaran Gerbang Ex-OROUTPUT

A B X0 0 00 1 11 0 11 1 0

INPUTPersamaan Logika Ex-OR

X = A + B

Berdasarkan Tabel Kebenaran di atas (yang bernilai output = 1), Ex-OR dapat disusun dari gerbang dasar : AND, OR dan NOT

Persamaan EX-OR (dari AND, OR dan NOT) :X = AB + AB

AB

X

A

BX

Gerbang Ex-OR dari AND, OR, NOT Simbol logika Ex-OR

Konfigurasi Pin

QUAD 2-Input Exclusive OR Gate (7486)

1

2

3

4

5

6

7

14

13

12

11

10

9

8

VCC

GND

Gerbang Ex-NOR

Input AInput B

Output X

Simbol gerbang logika Ex-NOR

Operasi Ex-NOR :• Ex-NOR merupakan kebalikan dari Ex-OR • Jika salah satu dari kedua inputnya HIGH (bukan kedua-duanya),

maka output X akan LOW• Jika kedua inputnya bernilai LOW semua atau HIGH semua,

maka output X akan HIGH

Tabel Kebenaran Gerbang Ex-NOROUTPUT

A B X0 0 10 1 01 0 01 1 1

INPUTPersamaan Logika Ex-NOR

X = A + B

Berdasarkan Tabel Kebenaran di atas (yang bernilai output = 1), Ex-NOR dapat disusun dari gerbang dasar : AND, OR dan NOT

Persamaan EX-NOR (dari AND, OR dan NOT) :X = AB + AB

AB

X

A

BX

Gerbang Ex-NOR dari AND, OR, NOT Simbol logika Ex-NOR

RINGKASAN JENIS GERBANG LOGIKA

No NAMA Simbol LogikaTIPE IC Tabel KebenaranPersamaanA B0 0 00 1 01 0 01 1 1

INPUT Output XA

BXAND 74081 X=A.B

4

3 NOT

NAND 7400

7404

2 OR 7432AB X X=A+B

A B0 0 00 1 11 0 11 1 1

INPUT Output X

A X0 11 0

INPUT A

Output XX=A

A B0 0 10 1 11 0 11 1 0

INPUT Output XA

BX X=A.B

RINGKASAN JENIS GERBANG LOGIKA……cont

No NAMA Simbol LogikaTIPE IC Tabel KebenaranPersamaan

5 NOR 7402AB

XX=A+B

A B0 0 10 1 01 0 01 1 0

INPUT Output X

7

6 Ex-OR

Ex-NOR

7486OUTPUT

A B X0 0 00 1 11 0 11 1 0

INPUTAB

XX=A + B

X=A + BAB

XOUTPUT

A B X0 0 10 1 01 0 01 1 1

INPUT

TABEL KEBENARAN

• Sebuah Tabel yang digunakan untuk menganalisa respons output dari gerbang / rangkaian logika berdasarkan kombinasiinput-inputnya

Terdiri dari 2 bagian : Input dan OutputBagian input bisa terdiri dua atau lebih variabel, baik variabel input gerbang maupun variabel kontrol (mis : enable, strobe, clock)Bagian output juga bisa terdiri dari satu atau lebih variabel

OUTPUTX Y Z W0 0 0 10 0 1 00 1 0 00 1 1 11 0 0 11 0 1 11 1 0 01 1 1 1

INPUT

Ada 3 var. input (n=3, yaitu X,Y,Z)Jumlah data = 8 (=2n)(masing-masing 3 bit)

Ada 1 var. output, dimanamasing-masing data mempunyai nilai “1” atau “0”

ANALISA PE-WAKTU-AN

Cara penganalisaan response output terhadap kombinasi input-inputnyapada periode waktu tertentu, Cara penganalisaaan yang lain adalah dengan Tabel KebenaranPeralatan yang digunakan disebut : Timing Diagram (Diagram pe-waktu-an).

Bentuk Timing Diagram :

A

B

1

0

X1

0

1

0

t1 t2 t4t3 t5t0

INPUT

OUTPUT

Contoh :1. Buatlah timing diagram untuk mendapatkan output dari gerbang AND

berikut ini :AB

X

Jawab :

A

B

1

0

X1

0

1

0

2. Buatlah timing diagram untuk mendapatkan output dari gerbang Ex-OR berikut ini :

AB

X

Jawab :

A

B

1

0

X1

0

1

0

Soal Latihan :

1. Sebuah input data mempunyai urutan : 101110010. Gambarkan bentukgelombang dari data input tersebut dalam representasi sinyal digital.

2. Sebutkan 3 jenis aplikasi yang menggunakan teknologi digital.

3. Buat Tabel Kebenaran untuk gerbang AND-3 input berikut ini :ABC

X

4. Buat Tabel Kebenaran untuk gerbang NOR-4 input berikut ini :

5. Buat Timing Diagram untuk output X dari gerbang OR-3 input berikut ini :

ABCD

X

ABC

XA

B

1

0

C1

0

1

0

Rangk. Sekuensial 1

I. DASAR RANGKAIAN SEKUENSIAL

Tujuan :1. Memahami perbedaan antara rangkaian kombinasional dan

sekuensial2. Mengerti State Diagram3. Mengerti maksud dan tujuan Elemen Penyimpan Biner4. Dapat membuat SR Flip-flop dari gerbang NOR5. Dapat membuat SR Flip-flop dari gerbang NAND6. Mengerti Elemen Penyimpan dengan Clock7. Dapat melakukan Analisa Rangkaian Sekuensial8. Dapat melakukan Sintesa Rangkaian Sekuensial

Rangk. Sekuensial 2

RANGKAIAN KOMBINASIONAL

INPUT OUTPUT

a) Blok Diagram Rangkaian Kombinasional

RANGKAIAN KOMBINASIONAL

OUTPUTINPUT

ElemenPenyimpan

PresentState

NextState

b) Blok Diagram Rangkaian Sekuensial

Rangk. Sekuensial 3

Fungsi Delay pada Elemen Penyimpan

tPD

1

0

0

1

1

0

1

0

1

0

1

0

2 7

12

3 8

13

X

A

B

1

2

3

3 8

1

0

1

0

4

5

13

4 9 14

5

2

3

4

1

X

A

B

),,( XBAF

XBABXAXBAf ..),,( =

Rangk. Sekuensial 4

BA

C

DG

1

0

1

0

1

0

1

0

1

0

5 19

6 9 12 201815

7 10 13 16 19 21

8 11 14 17 20 22

9 12 15 18 21 23

G

A

B

C

D

OSILASI DARI 4 BUAH GERBANG NAND

Rangk. Sekuensial 5

A

B

C

ZX

Y

)().()()().()(

tCtBtYtBtAtX

=∆+=∆+

)()()2( ∆++∆+=∆+ tYtXtZ[ ])()()()()()()( tCtAtBtCtBtBtA +=+=

0

0

0

01

1

1

1

5

4

7 12

10

12

15

18

20 23

23

21

A

B

C

Z

RANGKAIAN KOMBINASIONAL & TIMING DIAGRAM

Rangk. Sekuensial 6

A

B Zn

X

Y)()()2( ∆++∆+=∆+ tYtXtZ

[ ])()()( tZtAtB +=

0

0

0

1

1

1

5

4

7 14

10

12 18 21

A

B

Zn

RANGKAIAN SEKUENSIAL & TIMING DIAGRAM

Rangk. Sekuensial 7

STATE DIAGRAM

• Menggambarkan perubahan kondisi sebuah variabel (output) darikondisi sekarang (Present State) ke kondisi berikutnya (Next State).

• Kondisi tersebut berubah karena adanya pengaruh input dari luar

State diagram terdiri daria. Lingkaran (node) yang jumlahnya satu untuk tiap-tiap keadaan.b. Anak panah transisi, yang meninggalkan tiap-tiap keadaan

dan berakhir pada keadaan berikutnya.

Rangk. Sekuensial 8

A

B

A = Present input B = Present output

AB

Rangkaian sekuensialgerbang NAND

011 00 1

State Diagram untukrangkaian NAND di atas

Rangk. Sekuensial 9

A

B

X

Y

Z

000 001 010

100 110

111

011

101

0-,-0

-0

01

0-,-0

110-,-0

11

1100

0101

111111

1101

11 0-,-0

-0-0

xyzAB xyz = present state

AB = present input

Tabel 8-1 Tabel Present state/next state untuk rangkaian gambar 8-9 Next State X(t + τ).Y(t + τ). Z(t + τ) Present

State Present input A(t). B(t) X(t)Y(t)Z(t) 00 01 10 11

000 001 010 011 100 101 110 111

000 000 001 001 001 001 001 001

000 010 001 011 001 011 001 011

000 000 001 001 001 001 001 001

100 110 101 111 101 111 101 111

Tabel PS/NS utk rangkaian di atas

State diagram utkrangkaian di atas

Rangk. Sekuensial 10

ELEMEN PENYIMPAN BINER

Bentuk sederhana dari elemen penyimpan biner adalah sebuahrangkaian yang dapat mengingat sebuah sinyal biner sebelumnya, terutama nilai logika.

τ1

S Y Zτ2

Z(t) = 0 , t ≤ 0S(t) = 0 , t ≤ 0Y(t) = 0, t ≤ 0

10

10

12

t4t3t2t1

t1 +τ1

t1 +τ1+τ2

S

Y

Z


NOR SR FLIP-FLOP

τ1τ2

S Y

RZ

S(t) = 0Y(t) =1R(t) = 0Z(t) = 0, t ≤ 0τ1 = τ2 = 1 unit

1

0

0

1

1

0

1

0

5 10

15 20

7

6 17

16

S

R

Y

Z

( ))()()(*

)()(

2

1

tRtYtZ

tStZtY

+=+

+=+

τ

τ

)()()( 1121 ττττ +++=++ tRtYtZ

)()()( 1τ+++= tRtStZ

[ ])()()( 1 tStZtR ++= τ

Persamaan NOR SR Flip-flop


Z

Z

1

0

S

R

S

R

1

0Z

Simbol Logika NOR SR Flip-flop

S R Z* Z Kondisi0 0 Zn Zn Hold0 1 0 1 Reset1 0 1 0 Set1 1 0 0 Not used

Tabel Kebenaran NOR SR Flip-Flop


NAND SR FLIP-FLOP

S(t) = 1R(t) = 1Z*(t) = 1Z(t) = 1

S

R

Z*Z

5 10

15 20

6 17

7 16

1

0

1

0

1

0

1

0

S

R

Z*

Z


S

R

Z

Z

S

R

1

0

Z *

Simbol Logika NAND SR Flip-flop

S R Z* Z Kondisi0 0 Zn Zn Hold0 1 0 1 Reset1 0 1 0 Set1 1 1 1 Not used

Tabel Kebenaran NAND SR Flip-flop


ELEMEN PENYIMPAN DENGAN CLOCKDi dalam sistem digital sering terjadi beberapa buah SR flip flop yang bekerja secara bersamaan (synchron). Untuk mengatasi hal itu, maka diperlukan suatu alat pengontrol yang bekerja untuk mengaturproses dari rangkaian tersebut.

Clock SR flip flop yaitu menambahkan sinyal enable pada gerbang SR. Tujuan dari suatu sinyal clock adalah agar user dapat menahan danmengembalikan SR flip flop untuk berhenti sejenak (rest state) selama perubahan terjadi pada input SR.

S

C

R

Z

Z*

b

R

C

S

Z

Z*

a

c

S

R

1

0C

Simbol Logika SR-FF dengan Clock

NAND SR-FF dengan ClockNOR SR-FF dengan Clock


Persamaan output untuk gerbang NOR :

Z(t + ∆) = [R(t) + C(t)][S(t)C(t) + Z(t)]

Z(t + ∆) = [S(t) + C(t)][R(t)C(t) +Z(t)] Jika C(t) = 0

Z(t + ∆) = Z(t), Z*(t + ∆) = Z*(t)

Jika C(t) = 1Z(t + ∆) = R(t)[S(t) + Z(t)],Z(t + ∆) = S(t)[R(t) + Z*(t)]


ANALISA RANGKAIAN SEKUENSIALDigunakan untuk mendapatkan hasil keluaran dari sebuahrangkaian sekuensial yang diketahui

Langkah-langkah melakukan analisa :

a. Tentukan persamaan logika kombinasional untuk input S dan R, serta anggap gerbangnya dalam keadaan ideal.

b. Tentukan apakah S.R = 0Catatan : Jika S.R ≠ 0, prosedur harus dihentikan.

c. Gunakan persamaan gerbang NAND atau NOR untukmenentukan persamaan next state.

Z(t + ∆) = S(t) + (t)Z(t) NANDZ(t + ∆) = (t)[S(t) + Z(t)] NOR

Catatan : Jika S.R = 0, kedua persamaan ini adalah ekivalen.

RR


Contoh 1 :Tentukan persamaan next state dan tabel present state/next state untuk clock SR flip flop di bawah ini.

S

R

1

0X

C

A

Bclock

Jawab :1. S(t) = A(t) , R(t) =2. S(t) . R(t) = A(t) . 3. X(t + ∆) = S(t) + (t)X(t)

= A(t) + [A(t) + B(t)] X(t)= A(t) + B(t)X(t)

B(t)A(t)B(t)A(t) ⋅=+0B(t)A(t) =

R


Tabel 8-8 Tabel PS/NS untuk gambar 8-20

Present Input Present State

Next State

A(t) B(t) X(t) X (t + ∆) 0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

0 0 0 1 1 1 1 1

Tabel Present State / Next State untuk soal contoh 1 :

0 1 ABX0- 1- 1-,1-

00

State Diagram untuk soal contoh 1


SINTESA RANGKAIAN SEKUENSIALDigunakan untuk mendisain sebuah rangkaian logika sekuensial, jika diberikan deskripsi dari fungsi rangkaian tersebut

Prosedur sintesa dengan menggunakan clock SR flip flop :1. Dengan menggunakan persamaan next state yang diketahui,

buatlah tabel present state/next state untuk rangkaian yang akan dibangun.

2. Tambahkan kolom pasangan eksitasi SXi(t) dan RXi(t) untuk setiapvariabel keadaan. Masukkan ke dalam kolom ini, denganmenggunakan pasangan : [Xi(t), Xi(t + ∆) 3. Tuliskan persamaan logika untuk kolom eksitasi SQi(t) dan RQi(t).4. Buatlah tabel eksitasi dan persamaan outputnya.5. Periksa kembali dan analisa setiap flip flop dengan

menggunakan persamaan umum next state, yaitu :Qi(t + ∆) = SQi(t) + Qi(t)Qi(t)

Kemudian : SQi(t) . Qi(t) = 0R

R


Contoh 2 :Rancanglah rangkaian sekuensial dengan menggunakan clock SR flip flop dimana persamaan next statenya adalah :

X(t + ∆) = A(t)X(t) + B(t)

Jawab : Dengan menggunakan persamaan next state, maka dapatdibangun tabel present state/next statenya

Tabel 8-12 Tabel present state/next state contoh 8-4

Present Input Present State

Next State

Nilai eksitasi

A(t) B(t) X(t) X(t + ∆) Sx(t) Rx(t) 0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

0 0 1 1 0 1 1 1

0 0 1 d 0 d 1 d

d 1 0 0 d 0 0 0


Mencari persamaan logika menggunakan K-Map :

X

X

A B A B A B A B

1 1

d d d

X

X

A B A B A B A B

1

d d

Untuk Sx Untuk Rx

Sx(t) = B(t) Rx(t) = B(t)A(t)(t)B(t).A +=

Bentuk rangkaian adalah sbb :

S

R

1

0X

C

B

Aclock

1

ALJABAR BOOLEAN (1)

Pokok Bahasan :1. Postulat Boolean2. Teorema Aljabar Boolean

Tujuan Instruksional Khusus :1.Mahasiswa dapat menjelaskan dan mengerti

Postulat dan Teorema Aljabar Boolean.2.Mahasiswa dapat mengimplementasikan Aljabar Boolean

untuk penyederhanaan rangkaian.3.Mahasiswa dapat menuliskan persamaan Boolean

untuk setiap gerbang logika dan rangkaian logika.

2

DASAR ALJABAR BOOLEAN

Dalam mengembangkan sistem Aljabar BooleanPerlu memulainya dengan asumsi – asumsiyakni Postulat Boolean dan Teorema Aljabar Boolean.

Postulat Boolean :

1. 0 . 0 = 02. 0 . 1 = 0 di turunkan dari fungsi AND3. 1 . 0 = 04. 1 . 1 = 15. 0 + 0 = 06. 0 + 1 = 1 di turunkan dari fungsi OR7. 1 + 0 = 18. 1 + 1 = 19. 0 = 1 diturunkan dari fungsi NOT10. 1 = 0

3

TEOREMA ALJABAR BOOLEAN

T1. COMMUTATIVE LAW :a. A + B = B + A b. A . B = B . A

T2. ASSOCIATIVE LAW :a. ( A + B ) + C = A + ( B + C ) b. ( A . B) . C = A . ( B . C )

T3. DISTRIBUTIVE LAW :a. A. ( B + C ) = A . B + A . C b. A + ( B . C ) = ( A+B ) . ( A+C )

4

T4. IDENTITY LAW:

a. A + A = A b. A . A = A

T5. NEGATION LAW:a.( A’ ) = A’b. ( A’’ ) = A

T6. REDUNDANCE LAW :a. A + A. B = Ab. A .( A + B) = A

5

T8. :a. A’ + A = 1

b. A’ . A = 0

T9. :a. A + A’ . B = A + B

b. A.( A’ + B ) = A . B

T7. :a. 0 + A = A b. 1 . A = A c. 1 + A = 1d. 0 . A = 0

6

10. DE MORGAN’S THEOREM:

a. (A + B ) = A . B

b. (A . B ) = A + B

7

PEMBUKTIAN TEOREMA T6(a)

TABEL KEBENARAN UNTUK A + A . B = A

A B A . B A + A.B0 00 11 0 1 1

0001

0011

8

PEMBUKTIAN TEOREMA T9(a)

TABEL KEBENARAN UNTUK A + A’ B = A+B

A B A’ . B A + A’B A + B

0 00 11 01 1

0100

0111

0111

9

Aplikasi soal Aljabar Boole

Dari Postulat dan Teorema Aljabar Boolean diatas tujuan utamanya adalah untuk penyederhanaan :- Ekspresi Logika- Persamaan Logika - Persamaan Boolean (Fungsi Boolean)yang inti-intinya adalah untuk mendapatkan Rangkaian Logika(Logic Diagram) yang paling sederhana.

Contoh 1 Sederhanakan A . (A . B + C)

Penyelesaian A . (A . B + C) = A . A . B + A . C (T3a)

= A . B + A . C (T4b)

= A . (B + C) (T3a)

10

Contoh 2 Sederhanakan A’. B + A . B + A’ . B’

Penyelesaian A’ . B + A . B + A’ . B’ = (A’ + A) . B + A’ . B’ (T3a)

= 1 . B + A’ . B’ (T8a)

= B + A’ . B’ (T7b)

= B + A’ (T9a)

Contoh 3 Sederhanakan A + A . B’ + A’ . B

Penyelesaian A + A . B’ + A’ . B = (A + A . B’ ) + A’ . B

= A + A’ . B (T6a)

= A + B (T9a)

11

Contoh 2 Sederhanakan A’. B + A . B + A’ . B’

Penyelesaian A’ . B + A . B + A’ . B’ = (A’ + A) . B + A’ . B’ (T3a)

= 1 . B + A’ . B’ (T8a)

= B + A’ . B’ (T7b)

= B + A’ (T9a)

Contoh 3 Sederhanakan A + A . B’ + A’ . B

Penyelesaian A + A . B’ + A’ . B = (A + A . B’ ) + A’ . B

= A + A’ . B (T6a)

= A + B (T9a)

12

Soal Latihan I :

Sederhanakan ekspresi logika dibawah dengan Aljabar Boolean :

1. AB’ + BC + C’A2. A’(BC + AB + BA’)3. ABC + AB +A 4. (A’ + AB ) (A’B)5. BC + AD + ABCD +ADC +A’

13

Soal Latihan II :

BUATLAH TABEL KEBENARAN DARI PERSAMAAN LOGIKA DIBAWAH:

(a) X . Y + X’ . Y + X’ . Y’ = X’ + Y

(b) A . B . C + A . C + B . C = A + B + C

(c) ( X’ . Y + Y’ . X ) + X . Y = ( X . Y’ )

(d) A . B . D + A’ . B’ . D + A . B’ .D’ = A . ( B’.D’ + B.D )

1

FUNGSI CANNONICAL

Pokok Bahasan :1. Komplemen, Duality, Lateral dan Term2. Maxterm dan Minterm3. Bentuk SOP dan POS

Tujuan Instruksional Khusus :1.Mahasiswa dapat menjelaskan tentang komplemen,

maxterm dan minterm serta bentuk SOP dan POS2.Mahasiswa dapat mengimplementasikan ke dalam bentuk

rangkaian.3.Mahasiswa dapat menuliskan persamaan dan membuat

diagram logika dalam bentuk SOP dan POS.

2

FUNGSI BOOLEAN

PERSAMAAN ( EKSPRESI ) ALJABAR YANG DIBENTUK DARI VARIABEL

- VARIABEL BINER, OPERATOR BINER (OR DAN AND) , OPERATOR UNARY (NOT) , DAN TANDA SAMA DENGAN ( = ).

Contoh :

F = AB’C F : fungsi BooleanF : bernilai 1 jika A , B dan C = 1 ,

dan F=0 pada A , B’dan C yang lain.

3

DUALITY :

METODE YANG BISA DILAKUKAN PADA PERSAMAAN BOOLEAN,DENGAN MENGGANTI NILAI ATAU OPERATOR :

‘0’ MENJADI ‘1’ ATAU ‘1’ MENJADI ‘0’‘AND’ MENJADI ‘OR’ ATAU ‘OR’ MENJADI ‘AND’

CONTOH :X . 1 = X duality-nya X + 0 = X

X . (Y + Z) duality-nya X + (Y . Z)

4

LATERAL & TERM

Lateral = menyatakan input – input sebuah gerbang logika

Term = menyatakan operasi yang dilakukan dalam sebuah gerbang

Contoh :

F = ABC’ + A’DE

Persamaan Boolean di atas mempunyai 5 input (ada 5 lateral :

A, B, C,D dan E)

Ada 5 Term ( AND untuk ABC’, AND untuk A’DE, NOT untuk C,

NOT untuk A dan OR untuk F), berarti ada 5 gerbang yang

diperlukan.

5

Komplemen dari sebuah fungsi didasarkan pada aturan De Morgan dan prinsip Duality, dimana Fungsi NAND mempunyainilai yang sama dengan fungsi OR dari komplemen variabel -variabelnya, dan Fungsi NOR mempunyai nilai yang samadengan fungsi AND dari komplemen variabel – variabelnya.

contoh :

F = (A+B+C)

maka

F’ = (A+B+C)’ = A’ . B’. C’

( A + B + C + D + ….. + Z )’ = A’ . B’ . C’ . D’… .Z’

( A . B . C . D…Z )’ = A’ + B’ + C’ + D’… +Z’

KOMPLEMEN

6

MINTERM DAN MAXTERM

n variabel yang membentuk operasi AND menghasilkansuatu bentuk persamaan yang disebut MINTERM ataustandart product

contoh :

XYZ

A’BC

Minterm (dgn 3 variabel)

n variabel yang membentuk operasi OR menghasilkansuatu bentuk persamaan yang disebut MAXTERM ataustandart sum

contoh :

X + Y + Z’

A’ + B’ + C’

Maxterm (dgn 3 variabel)

7

1111700116110150001401103001021100110000YCBAMap Value

A’B’C’

A’B’C

AB’C

ABC

(A+B’+C)

(A+B’+C’)(A’+B+C)

(A’+B’+C)

MINTERM

MAXTERM

Tabel Kebenaran MINTERM DAN MAXTERM

MINTERM adalah komplemen dari MAXTERM dan sebaliknya

8

Bentuk SOP (Sum of Product) dari Tabel diatas adalah :

A’B’C’ A’B’C AB’C ABCY(A,B,C) = +++atau

Y(A,B,C) = Σ ( 0, 1, 5, 7)

B’A

C’A’

CB’

B’A

CA

CB

YRangkaian

Bentuk SOP

PersamaanBentuk SOP

SUM of PRODUCT (SOP) atau disebut juga SUM OF MINTERM

9

Bentuk POS (Product of Sum) dari Tabel diatas adalah :

Y(A,B,C) = (A+B’+C) . (A+B’+C’) . (A’+B+C) . (A’+B’+C) atau

Y(A,B,C) = π ( 2, 3, 4, 6)

AB’C’A’BC

A’B’C

AB’C

YRangkaian

Bentuk POS

PersamaanBentuk SOP

PRODUCT of SUM (POS) atau disebut juga PRODUCT of MAXTERM

10

Buat Tabel Kebenaran dari fungsi di bawah ini dan ekspresikan setiap fungsi menjadi SOP dan POS :

F = ( xy + z ).( y + xz )Jawab :

F = Σ ( 3, 5, 6, 7 ) F = π ( 0, 1, 2, 4 )atau atauF = x’yz + xy’z + xyz’ + xyz F = (x+y+z)(x+y+z’)(x+y’+z)(x’+y+z)

`

SOP POS

x y z F0 0 0 0 0 0 0 0 0 00 0 1 0 1 1 0 0 0 00 1 0 0 0 0 0 1 1 00 1 1 0 1 1 1 1 1 01 0 0 0 0 0 0 0 0 01 0 1 0 1 1 1 0 1 11 1 0 1 1 0 1 1 1 01 1 1 1 1 1 1 1 1 1

(xy + z) (y + xz)

11

Ekspresikan persamaan dibawah ini menjadi Sum of Product ( SOP ) dan Product of Sum ( POS )

F(A, B, C, D ) = B’D + A’D + BDJawab :

Persamaan diatas bernilai ‘1’ untuk nilai BD = 01, AD = 01, BD = 11.Berdasarkan Tabel Kebenaran 4 variabel ( A, B, C, D ) maka output ‘1’

berlaku untuk minterm-minterm : A’B’C’D, A’B’CD, A’BC’D, A’BCD, AB’C’D, AB’CD, ABC’D, ABCD

SOP : F ( A, B, C, D ) = Σ( 1, 3, 5, 7, 9, 11, 13, 15 )= A’B’C’D + A’B’CD + A’BC’D + A’BCD + AB’C’D + AB’CD + ABC’D + ABCD

POS : F ( A, B, C, D ) = π( 0, 2, 4, 6, 8, 10, 12, 14 )= ( A+B+C+D)(A+B+C’+D)(A+B’+C+D)(A+B’+C+D’)(A’+B+C+D)(A’+B+C’+D)(A’+B’+C’+D)

12

LANGKAH - LANGKAH DI DALAM PROSES DISAIN :

f = u’xy + ux’y + uxy’ + uxy

f = u’xy + ux’y + uxy’ + uxy= u’xy + uxy + ux’y + uxy + uxy’ + uxy= xy(u’ + u) + uy(x’ + x) + ux(y’ + y)= xy + uy + ux

y

xu f

1. Buat Tabel Kebenarannya

2. Tulis minterm-minterm pada output yang bernilai ‘1’

3. Tulis persamaan SOP untuk output

4. Sederhanakan persamaan output

5. Implementasikan dalam bentuk rangkaian

DISAIN RANGKAIAN LOGIKA KOMBINASIONAL

13

Latihan Soal I :

Buat ekspresi logika dibawah kedalam bentuk SOP dan bentuk POS, serta gambar rangkaian logikanya :

(a) F(a, b, c, d ) = AC’ + C’D + B’D’(b) F(x, y, z ) = X (Y’ +Z’) + Y+ Y’Z(c) F(a, b, c, d ) = B’C’ + AC’D + B’D

14

Latihan Soal II :

Buat Tabel Kebenaran dari fungsi di bawah ini dan ekspresikansetiap fungsi menjadi SOP dan POS , serta rangkaian logikanya:

F1=A(C’D+BD’).D(A’C+BD’)F2=(AC’+CD’).B(C’+AD)F3=(AB+C’)(A+CD’)

multivibrator 1

BAB 5. MULTIVIBRATOR

Materi :1. Dasar rangkaian Clock / Multivibrator2. Jenis-jenis multivibrator3. Laju Pengisian dan Pengosongan Kapasitor4. Multivibrator Astabil dari IC 5555. Multivibrator Monostabil dari IC 5556. IC Multivibrator Monostabil 741217. Crystal Oscillator

multivibrator 2

1. PRINSIP DASAR MULTIVIBRATOR

1. Multivibrator merupakan osilator. 2. Sedangkan osilator adalah rangkaian elektronika yang menghasilkan perubahan keadaan

pada sinyal output. 3. Osilator dapat menghasilkan clock / sinyal pewaktuan untuk sistem digital seperti komputer. 4. Osilator juga bisa menghasilkan frekuensi dari pemancar dan penerima pada radio.

Pada dasarnya ada 3 tipe dari multivibrator, yaitu :1. Multivibrator astabil2. Multivibrator monostabil3. Multivibrator bistabil

multivibrator 3

2. LAJU PENGISIAN DAN PENGOSONGAN KAPASITOR

Prinsip kerja dari sebuah rangkaian multivibrator dapat dijelaskan denganmodel pengisian dan pengosongan kapasitor yang berulang-ulang

E+_

12

3+_

R

C VC

SWSaat pengisian

Saatpengosongan

a

VC

Waktub

VC

Waktuc

a. Rangkaian dasar RC saat pengisiandan pengosongan tegangan kapasitor

b. Kurva saat pengisianc. Kurva saat pengosongan

multivibrator 4

( )t/RCe1EΔv −−=Diketahui :

dimana : Δv = perubahan tegangan kapasitor.E = perbedaan tegangan antara tegangan kapasitor yang pertama dan tegangan total.e = ketetapan yang bernilai log (2,718)t = waktu saat pengisian kapasitorR = resistansi , ohmC = kapasitansi , farad

Dari penurunan persamaan di atas, akan didapatkan nilai waktu pengisian kapasitor, t, yaitu :

⎟⎟⎟

⎠

⎞

⎜⎜⎜

⎝

⎛

−=

EΔv11ln RCt

multivibrator 5

Contoh soal :

5 V+_

12

3

R

C

10 ΚΩ

0,047 μF

1. Berdasarkan gambar di atas, anggap bahwa mulanya tegangan pada kapasitor berisi sebesar 1 V. Berapa lama waktu yang dibutuhkan setelah saklar dirubah dari posisi 2 ke posisi 1 dantegangan kapasitor menuju 3 V.

Jawab : Δv = 3 V − 1 V = 2 VE = 5 V − 1 V = 4 V, kemudian gunakan persamaan t :

⎟⎟⎟

⎠

⎞

⎜⎜⎜

⎝

⎛

−=

EΔv11ln RCt

( ) ( ) ⎟⎟

⎠

⎞

⎜⎜

⎝

⎛

−⋅=

421

1ln F 0,04710KΩt μ

Bentuk grafik dari tegangan kapasitor tersebut adalah:

t = 0,326 ms0 0.2 0.4 0.6 0.8 1.0

1.0

2.0

3.0

4.0

5.0

0

Toward+5 V

t = 0.326 ms

E = 4.0 Vv k

ap (V

)

Waktu (ms)

v = 2.0 V

multivibrator 6

2. Berdasarkan gambar yang sama, anggap bahwa mulanya tegangan kapasitor berisi sebesar 4,2 V. Berapa lama waktu yang dibutuhkan jika saklar dirubah dari posisi 2 ke posisi 3 dan menyebabkantegangan pada kapasitor drop menjadi 1,5 V.

Jawab : soal ini merupakan prinsip dari laju pengosongan tegangan pada kapasitor.Δv = 4,2 V − 1,5 V = 2,7 VE = 4,2 V − 0 V = 4,2 V, gunakan persamaan t:

⎟⎟⎟

⎠

⎞

⎜⎜⎜

⎝

⎛

−=

EΔv11ln RCt

( ) ( )⎟⎟⎟

⎠

⎞

⎜⎜⎜

⎝

⎛

−⋅=

4,2 2,71

1ln F 0,04710KΩt μ

Bentuk grafik dari tegangan kapasitor tersebut adalah :

t = 0,484 ms

0 0.2 0.4 0.6 0.8 1.0

1.0

2.0

3.0

4.0

0

Toward0 V

t = 0.484 ms

E = 4.2 Vv kap

(V)

Waktu (ms)

v = 2.7 V

5.0

multivibrator 7

Multivibrator astabil adalah suatu rangkaian yang mempunyai dua state dan yang berosilasi secarakontinu guna menghasilkan bentuk gelombang persegi atau pulsa di outputnya. Pada multivibrator astabil, outputnya tidak stabil pada setiap state, tapi akan berubah secara kontinudari 0 ke 1 dan dari 1 ke 0. Prinsip ini sama dengan rangkaian osilator dan kondisi ini sering disebut dengan free running.

3. JENIS MULTIVIBRATOR

3a. MULTIVIBRATOR ASTABIL

Saat pengisian

Saat pengosongan

Vout = 5 V/ 0 V

R

C 74HC14

Rangkaian Multivibrator Astabil Schmitt Trigger

multivibrator 8

Operasi dari osilator seperti pada gambar Rangkaian Multivibrator Astabil Schmitt Trigger adalah :

1. Tegangan supply IC dalam keadaan hidup / ON, sehingga Vkap adalah 0 V dan Vout akan tinggi / sama dengan tegangan IC ≈ 5 V.

2. Kapasitor akan mulai mengisi yang sama dengan tegangan Vout.3. Ketika Vkap menuju tegangan positif (VT+) dari schmitt trigger yaitu sebesar 5 V, maka output

dari Schmitt akan berubah menjadi rendah (≈ 0 V).4. Karena Vout ≈ 0 V, maka akan terjadi pengosongan kapasitor terhadap 0 V.5. Ketika Vkap drop menuju tegangan negatif (VT-), maka output Schmitt akan kembali menjadi tinggi.6. Kejadian seperti ini akan terus berulang, dimana saat pengisian tegangan kapasitor menjadi VT+

dan saat pengosongan tegangan kapasitor turun menjadi VT-.

Bentuk gelombang dari Vout dan Vkap dapat dilihat pada gambar di bawah.

0 V

V T -

V T +

V OH

V O L

V out

V kap

V CC

multivibrator 9

Contoh Soal :a. Buatlah bentuk gelombang dari rangkaian multivibrator astabil Schmitt trigger berdasarkan

rangkaian Scmitt Trigger yang mempunyai spesifikasi CMOS 74HC14 (VCC = 5 V).VOH = 5 V, VOL = 0 VVT+ = 2,75 V, VT- = 1,67 V

b.Hitunglah waktu yang dibutuhkan saat pengisian tegangan kapasitor (tHI), pengosongantegangan kapasitor (tLO), duty cycle dan rekuensi jika R = 10 KΩ dan C = 0,022 μF.

Jawab:a.Bentuk gelombang dari rangkaian Schmitt Trigger Multivibrator Astabil adalah :

0 V

1,67 V

2,75 V

5 V

5 V

0 V

Vout

Vkap

tHI tLOtLO

multivibrator 10

b. Untuk mencari tHI adalah :ΔV = VT+ − VT-ΔV = 2,75 V − 1,67 V = 1,08 V

E = 5 V − 1,67 V = 3,33 VtHI = RC ln = (10 KΩ).(0,022 μF) ln = 86,2 μs

Untuk mencari tLO adalah :ΔV = 2,75 V − 1,67 V = 1,08 V

E = 2,75 V − 0 V = 2,75 VtLO = RC ln = (10 KΩ).(0,022 μF) ln = 110 μs

Untuk mencari duty cycle (perbandingan antara lebar waktu saat kondisi high/tinggi dengantotal perioda suatu gelombang) adalah :

D = = = 0,439 = 43,9 %

Untuk mencari frekuensi adalah :

f = = = 5,10 KHz

⎟⎟⎟

⎠

⎞

⎜⎜⎜

⎝

⎛

− EΔv11

⎟⎟⎟

⎠

⎞

⎜⎜⎜

⎝

⎛

− 3,33V1,08V1

1

⎟⎟⎟

⎠

⎞

⎜⎜⎜

⎝

⎛

− EΔv11

⎟⎟⎟

⎠

⎞

⎜⎜⎜

⎝

⎛

− 2,75V1,08V1

1

LOHI

HI

ttt+ 11086,2

86,2+

LOHI tt1+ 11086,2

1+

multivibrator 11

Multivibrator monostabil ini sering disebut dengan one shot. Multivibrator monostabil adalah suatu rangkaian yang banyak dipakai untuk membangkitkan pulsa output yang lebarnya dan amplitudonya tetap. Pulsa pada outputnya akan dihasilkan jika diberikan sebuah trigger pada inputnya. Multivibrator monostabil ini dapat dibuat dengan menggunakan komponen-komponen tersendiriatau dapat diperoleh dalam paket terintegrasi.

3b. MULTIVIBRATOR MONOSTABIL

1

2

Q

QC

R

Vcc

Pt. D

74HC00A

(Input trigger)

Multivibrator monostabil yangdibangun dari gerbang NAND

multivibrator 12

Cara kerja rangkaian tersebut adalah :

1. Ketika tegangan diberikan, anggaplah bahwa dalam keadaan tinggi, Q = rendah, = tinggi danpada C terjadi pengosongan tegangan, sehingga titik D = tinggi.

2. Jika diberikan pulsa negatif pada , maka Q menjadi tinggi dan = rendah.3. Tegangan kapasitor akan berubah dengan segera dan titik D akan drop menjadi 0 V.4. Karena pada titik d = 0 V, maka akan menyebabkan salah satu input pada gerbang 1 menjadi rendah,

meskipun ditrigger menjadi tinggi. Oleh karena itu Q tetap dalam keadaan tinggi dan = rendah.5. Beberapa lama kemudian akan terjadi pengisian kapasitor terhadap VCC. Ketika tegangan kapasitor

pada titik D menuju level tegangan input (VIH) dari gerbang 1 dalam keadaan tinggi, maka Q akanmenjadi rendah dan menjadi tinggi.

6. Rangkaian kembali pada state yang stabil, sampai munculnya sinyal trigger dari . dan pada kapasitorterjadi lagi pengosongan tegangan ≈ 0 V.

Bentuk gelombang pada gambar dibawah menunjukkan karakteristik input/output dari rangkaiandan akan digunakan untuk membangun suatu persamaan untuk menentukan tw.Pada kondisi state stabil ( = tinggi ), tegangan pada titik D akan sama dengan VCC.

A Q

A Q

A Q

QA

Q

multivibrator 13

0 V

VCC

A

VCC

VCC

V1H

0 V

0 V

tw tw2

1

3

45

Q

D

Bentuk gelombang input/output untuk rangkaian Multivibrator Monostabil dengan gerbang NAND

multivibrator 14

3c. MULTIVIBRATOR BISTABIL

Multivibrator ini disebut juga dengan flip flop atau latch (penahan) yang mempunyai dua state. Flip flop merupakan elemen dasar dari rangkaian logika sekuensial. Output dari flip flop tergantung dari keadaan rangkaian sebelumnya. Output dari flip flop terdiri dari Q dan . Dimana keadaan berlawanan dengan Q. Salah satu contoh dari triggered flip flop adalah RS flip flop.

Q

1 2 3 1 2 3Flip flop

Diagram menunjukkantrigger pulsa 3 buahinput.Sesudah pulsa ke tigaoutputnya tetap tinggi

input output

multivibrator 15

4. MULTIVIBRATOR ASTABIL DARI IC 555

+

-

-

+Comp.

1

Comp.2

RA

RB

5 k

5 k

5 k

0.01 µF

R

S QOutput

Output buffer(IOL=IOH=200ma)

DischargeTransistor

ResetGND

VCC (4.8 V to 18 V)

C

DischargePath

ChargingPath

VCC

FF

Treshold

ControlVoltage

Trigger

Discharge

555

(7)

(6)

(5)

(2)

(8)

(1) (4)

(3)

Blok diagram dari IC pewaktu 555 dengan komponen eksternal

multivibrator 16

IC pewaktu 555 sudah banyak dikenal sebagai suatu IC pewaktu yang general purpose.555 berasal dari tiga buah resistor yang terdapat pada rangkaian tersebut yang masing-masingnilainya adalah 5 KΩ. Resistor ini akan membentuk rantai pembagi tegangan dari VCC ke ground. Ada tegangan sebesar 1/3 VCC pada komparator 1 yang melewati resistor 5 KΩ yang pertama. dan tegangan 2/3 VCC pada komparator 2 yang melewati resistor 5 KΩ yang kedua. Komparator disini berfungsi untuk menunjukkan tinggi atau rendahnya output berdasarkanperbandingan level tegangan analog pada input. Jika input positif lebih besar dari input negatif maka outputnya akan bernilai tinggi. Sebaliknya jika input positif lebih kecil dari input negatif maka outputnya akan bernilai rendah.

V C C - 1 .5 V

V o u t

0 .1 V

0

V C C

1 /3 V C C

V C

2 /3 V C C

tL O tH I

V C tr ig g e r k o m p a ra to r 2

V C tr ig g e r k o m p a ra to r 1

τ = R B .CD τ = (R A + R B ) .CC

multivibrator 17

Untuk menentukan tLO :

tLO = 0,693 . RB.C

Untuk menentukan tHI :

tHI = 0,693 . (RA + RB)C

Untuk menentukan Duty Cycle (D) dan frekuensi :

D =

f =

LOHI

HI

ttt+

LOHI tt1+

multivibrator 18

Contoh Soal :Tentukan tHI, tLO, duty cycle dan frekuensi untuk rangkaian multivibrator 555 berdasarkan gambar di bawah ini :

RA

RB

4.7 k

10 k

680 pF C

VCC = 6 V

1 5

32

7

6

8 4

555 VOUT

0.01 µF

Jawab : a. tLO = 0,693 . RBC= 0,693 . (10 KΩ) . 680 pF= 4,71 μs

b. tHI = 0,693 .(RA + RB)C= 0,693 . (4,7 KΩ + 10 KΩ) . 680 pF= 6,93 μs

c. duty cycle =

=

= 59,5 %d. frekuensi

=

=

= 85,9 KHz

LOHI

HI

ttt+

ss μμμ

71,493,6s 6,93

+

LOHI tt1+

71,493,61+

multivibrator 19

RA10 k

Trigger

C

VCC

1 5

6

24 8

555(Thres.)

3

7(Disch.)

0.01µF

5. MULTIVIBRATOR MONOSTABIL DARI IC 555

Hubungan pin IC pewaktu 555 denganMultivibrator Monostabil

Bentuk Gelombang pada masing-masingoutput/input

multivibrator 20

6. IC MULTIVIBRATOR MONOSTABIL 74121

T

Q

Q

A1A2

B

Rint2 kΩ

RextCext

1543

11109

6

Blok Diagram IC 74121

A1 A2 B Q QL X H L HX L H L HX X L L HH H X L HH H

H HH

L XX L

Tabel Fungsi

Lebar pulsa output :

2lnextextw CRt =

multivibrator 21

Contoh Soal :Disain sebuah rangkaian menggunakan 74121 yang mengubah sebuah gelombang kotak 50 kHz, 80 % duty cycle, ke gelombang kotak 50 kHz, 50 % duty cycle.

Jawab :Pertama kali, gambarkan gelombang kotak asal :

kHzt

501

= = 20 μs, tHI = 80 % x 20 μs = 16 μs

16 μs20 μs

4 μs T

Q

Q

A1A2

B OUT

Rext

Cext

11IN

VCC

14,4 kΩ 0,01 μF

16 μs4 μsIN (A1)

10 μs10 μsOUT(Q)

50 % duty cycle

)2ln(extextw CRt =)693,0(10 extextCRs =μ

sCR extext μ4,14=

FsRext μ

μ001,0

4,14=

Anggap Cext = 0,001 μF, maka :

= 14,4 kΩ

1

Karnaugh MAP (K-Map)

Pokok Bahasan :1. K-map 2 variabel2. K-map 3 variabel3. K-map 4 variabel4. Penyederhanaan rangkaian dengan k-map

Tujuan Instruksional Khusus :1.Mahasiswa dapat menerangkan dan memahami cara

membuat k-map 2, 3, 4 variabel.2.Mahasiswa dapat menerangkan dan memahami cara

peng-cover-an minterm dalam sebuah k-map..3.Mahasiswa dapat menyederhanakan persamaan logika

melalui metode k-map.

2

Karnaugh Map (K-Map)

•Suatu peralatan grafis yang digunakan untuk menyederhanakanpersamaan logika atau mengkonversikan sebuah tabel kebenaran menjadi sebuah rangkaian logika.

•Salah satu metode yang paling mudah untuk penyederhanaan Rangkaian Logika.

3

Map Value A B Y0 0 0 A’B’

1 0 1 A’B

2 1 0 AB’

3 1 1 AB

Karnaugh Map 2 Variabel : ( A dan B )

Tabel Kebenaran

A

AB3

A’B1

AB’2

A’B’0

0

1

0

1

B

Model II

AB3

AB’2

A’B1

A’B’0

0

1

0

1

AB

Model I

Map Value

4

Desain Pemetaan K- Map 2 Variabel

0

1

0

1

AB

A’ A

B’

B

5

Karnaugh Map 2 Variabel : dengan minterm-mintermnya

x y F0 0 10 1 11 0 01 1 0

0 1y

x0

1

1

0 0

1

0 1y

x0

1

x’y’

xy’ xy

x’y

x

y F = Σ(m0,m1) = x’y + x’y’

6

0A

1 01

B 0 101

F=AB ′+A’B 0A

1 11

B 0 101

F=AB +A′B +AB ′

0A

1 01

B 0 101

F=AB ′+A’B 0A

1 11

B 0 101 F=A+B

F=AB +A′B +AB ′

7

Contoh : 1

1 0

02

01

13

AB 0

Tabel Kebenaran 1

0Map Value A B Y0 0 0 11 0 1 02 1 0 03 1 1 1

1A’B’

A’B’0

01

02

AB3

0

1

AB 0

1AB

Jadi Y = A’B’ + AB

8

Contoh : 2

1 0

11

02

03

AB 0

Tabel Kebenaran 1

0Map Value A B Y0 0 0 11 0 1 12 1 0 03 1 1 0

1A’B’

A’B

A’B’0

A’B1

02

03

0

1

AB 0

1

Jadi Y = A’

9

• 0 kotak terlingkupi = “0” (Low)• 1 kotak terlingkupi = 2 variabel output• 2 kotak terlingkupi = 1 variabel output• 4 kotak terlingkupi = “1” (High)• Melingkupinya harus posisi “Horisontal “

atau “vertikal” , yang dilingkupi digit ”1” dan jumlah digit “1” yang dilingkupi 2n (1, 2,4,8,16, ...)

Catatan untuk K-Map 2 Variabel

1

110 1

1

0

AB

B’ A

0 1

1

0

A

1

1 AB

A’B’

Y = AB + A’B’

Y = B’ + A

10

Contoh 3:Dari Tabel Kebenaran dibawah, tulis persamaan logikanya dengan menggunakan K-map :

11

1

0

1

0

1

AB

A’ A

B’

B

Map Value A B Y0 0 0 11 0 1 12 1 0 03 1 1 1 0

1

0

1

AB

A’ A

B’

B

1

1 1 Jadi Y = A’ + B

Sederhanakan persamaan logika :Y = A + AB’ + A’B Menggunakan K- map :

Contoh 4 :

0

1

0

1

AB

A’ A

B’

B1

1

111

1

0

1

0

1

AB

A’ A

B’

B

Jadi Y = A + B

11

12

Karnaugh Map 3 Variabel : ( A, B dan C )

11170116101500141103010210010000

YCBAMap Value

Tabel Kebenaran

A

00 01 11

AB’C5

ABC7

A’BC3

A’B’C1

AB’C’4

ABC’6

A’BC’2

A’B’C’0

Model IIAB

00 01 11

ABC’6

ABC7

AB’C5

AB’C’4

A’BC’2

A’BC 3

A’B’C1

A’B’C’0

10

0

1

10

0

Model IBC

C

Map Value

1

13

Tabel Kebenaran

11170116101500141103010210010000

YCBAMap ValueModel III Model IV

ABC7

ABC’6

AB’C5

AB’C’4

A’BC3

A’BC’2

A’B’C1

A’B’C’0

0 1

00

01

10

11

A BC

ABC7

A’BC3

ABC’6

A’BC’2

AB’C5

A’B’C1

AB’C’4

A’B’C’0

0 1

00

01

10

11

B CA

Map Value

14


00 01 11

0

1

10ABC

C

C’

BB’

A

A’

15

• 0 kotak terlingkupi = “0” (Low)• 1 kotak terlingkupi = 3 variabel output• 2 kotak terlingkupi = 2 variabel output• 4 kotak terlingkupi = 1 variabel output• 8 kotak terlingkupi = “1” (High)• Melingkupinya harus posisi “Horisontal “

atau “vertikal” , yang dilingkupi digit ”1” dan jumlah digit “1” yang dilingkupi 2n (1, 2, 4, 8, ... )

Catatan untuk K- Map3 Variabel

00 01 110

1 111110

00 01 110

1 1111

10BC

A

A

A

B’

00 01 11

0

1 11

110A

+ A’BC’+ A’BCY = AB’C’

16

Contoh pengcoveran

00 01AB

C0

1

11 10

C

B

A

cab

00 01 11 1001

0 0 1 00 1 1 1

cout = ab + bc + ac

F(A,B,C) = Σm(0,4,5,7)

G(A,B,C) = 0 0

0 0

1 1

1 1CB

A

1 0

0 0

0 1

1 1CB

A

A

= AC + B’C’

cab

00 01 11 1001

0 0 1 10 0 1 1

f = a

17

0A

1 11

00 0101

BC

01 1

111 10

F=AB’C’ +AB ′C +ABC +ABC ′ + A’B’C + A’BC’

A B C F0 0 0 00 0 1 10 1 0 10 1 1 01 0 0 11 0 1 11 1 0 11 1 1 1

+

F=A+B ′C +BC ′0

A

1 11

00 0101

BC

01 1

111 10

F=AB’C’ +AB ′C +ABC +ABC ′ + A’B’C + A’BC’

18

Contoh 1 :Tabel Kebenaran Diketahui Tabel Kebenaran seperti disamping :

Cari persamaan logikanya :

1111710116110150001401103001021100110000YCBAMap Value

00 01 11

0

1

1 1

1 1 1

10BC

A

A’B’

AB

AC

Jadi Y = AC + AB + A’B’

19

Contoh 2 :

A

Diketahui Persamaan Boolean :D = A’BC + A’BC’ + ABC’ + ABC + AB’CSederhanakan dengan metode K-map

00 01 11

0

1

1 1

1 1 1

10BCA’BC

A’BC’

ABC’

ABCAB’C

00 01 11

0

1

1 1

1 1 1

10ABC

B

ACJadi D = B + AC

20

AB’CD’10

ABCD’14

A’BCD’6

A’B’CD’2

AB’CD11

ABCD15

A’BCD7

A’B’CD3

AB’C’D9

ABC’D13

A’BC’D5

A’B’C’D1

AB’C’D’8

ABC’D’12

A’BC’D’4

A’B’C’D’0

ABCD 00 01 11 10

00

01

11

10

AB’CD’10

AB’CD11

AB’C’D9

AB’C’D’8

ABCD’14

ABCD15

ABC’D13

ABC’D’12

A’BCD’6

A’BCD7

A’BC’D5

A’BC’D’4

A’B’CD’2

A’B’CD3

A’B’C’D1

A’B’C’D’0

CDAB 00 01 11 10

00

01

11

10

Map Value

A B C D Y

0 0 0 0 0

1 0 0 0 12 0 0 1 03 0 0 1 14 0 1 0 05 0 1 0 16 0 1 1 07 0 1 1 18 1 0 0 09 1 0 0 110 1 0 1 011 1 0 1 112 1 1 0 013 1 1 0 114 1 1 1 015 1 1 1 1

Model 1

Model 2

Tabel KebenaranKarnaugh Map 4 Variabel :

( A, B, C dan D )

21

Dengan wxyz input

22


ABCD 00 01 11 10

00

01

11

10

A

D

C

B

C’

D’

A’

B’

23

Catatan untuk K-Map4 Variabel

• 0 kotak terlingkupi = “0” (Low)• 1 kotak terlingkupi = 4 variabel output• 2 kotak terlingkupi = 3 variabel output• 4 kotak terlingkupi = 2 variabel output• 8 kotak terlingkupi = 1 variabel output• 16 kotak terlingkupi = “1” (High)• Melingkupinya harus posisi “Horisontal “

atau “vertikal” , yang dilingkupi digit ”1” dan jumlah digit “1” yang dilingkupi 2n ( 1,2, 4, 8, 16, ... )

111111

11111111

ABCD 00 01 11 10

00

01

11

10

11

1111

ABCD 00 01 11 10

00

01

11

10

AC’

A’

ACD’

B’C’

ABCD’A’BCD

24

Contoh pengcoveran :

A' B' D + A' C + B' C D

B C' D' + A C' + A B D'

LT =EQ =GT =

K-map untuk LT K-map untuk GT

0 0

1 0

0 0

0 0D

A

1 1

1 1

0 1

0 0B

C

K-map untuk EQ

1 0

0 1

0 0

0 0D

A

0 0

0 0

1 0

0 1B

C

0 1

0 0

1 1

1 1D

A

0 0

0 0

0 0

1 0B

C

A'B'C'D' + A'BC'D + ABCD + AB'CD’

25

Contoh pengcoveran :

F= A′BC ′+A′CD ′+ABC+AB ′C′D ′+ABC ′+AB ′C

CD

0AB

1 10

00 010001

00 1

111 10

11 0

11110

11 1

1F=BC ′+CD ′+ AC+ AD ′

26

C + B’D’

Kalau digambarkan dengan system coordinate

Contoh 1• F(A,B,C,D) =

Σm(0,2,3,5,6,7,8,10,11,14,15)F =

D

A

B

AB

CD

0000

1111

1000

01111 0

0 1

0 1

0 0

1 1

1 1

1 1

1 1C

+ A’BD

27

111111

1

AB00 01 11 10

00

01

11

10

CDA

D

C

BA’C

ABC’D’

AB’D

Contoh 2 : Diketahui Tabel Kebenaran , cari persamaan logikanya.

Jadi Y = A’C + AB’D + ABC’D’

C12 1

113 111

10

AB00 01 11 10

00

01

11

10

CDA

D

B

Map Value

A B C D Y

0 0 0 0 0 01 0 0 0 1 02 0 0 1 0 13 0 0 1 1 14 0 1 0 0 05 0 1 0 1 06 0 1 1 0 17 0 1 1 1 18 1 0 0 0 09 1 0 0 1 110 1 0 1 0 011 1 0 1 1 112 1 1 0 0 113 1 1 0 1 014 1 1 1 0 015 1 1 1 1 0

28

111111

11

WXYZ 00 01 11 10

00

01

11

10

Z

111111

11

WXYZ 00 01 11 10

00

01

11

10

W

Y

Z

Y

Y

X

W

W’X’Y’Z’

YZ

WXZ’

WX’Z

Contoh 3 : Lingkarilah danTulis Persamaan Logikanya.

Jadi M = W’X’Y’Z’ + WXZ’ + WXX’Z + YZ

29

Physical Implementasi

A B C D

EQ

° Step 1: Truth table° Step 2: K-map° Step 3: Minimized sum-of-

products° Step 4: Implementasi dengan

gates

K-map untuk EQ

1 0

0 1

0 0

0 0D

A

0 0

0 0

1 0

0 1B

C

30

Poin-poin penggunaan K-map

• Tulis persamaanlogika hasil peng-coveran.

• Buat persamaan kebentuk SOP (melaluitabel kebenaran).

• Minterm-mintermnyamasukkan ke k-map ( sesuaikan jumlah kotakatau variabel input).

• Lingkari (pe-ngcover-an) yang benar.

31

Don’t Care • Kondisi don’t care merupakan kondisi dimana ada beberapa

kombinasi variable input yang tidak selalu dapat dinyatakan nilaioutputnya.

• Keadaan dimana nilai outputnya tersebut bisa berlogic ‘1’ atauberlogic ‘0’ yang disimbulkan dengan “X” atau “d”.

• Kegunaan dari kondisi don’t care pada penyederhanaan fungsidapat dinyatakan pada fakta bahwa dapat diset dengan logic ‘1’atau logic ‘0’, berdasar kegunaannya untuk format kelompoklogic ‘1’ yang lebih besar.

32

Karnaugh maps: don’t cares (cont’d)• f(A,B,C,D) = Σ m(1,3,5,7,9) + d(6,12,13)

– f = A'D + B'C'D tanpa don't cares– f = A’D + C’D dengan don't cares

0 0

1 1

X 0

X 1D

A

1 1

0 X

0 0

0 0B

C

C f0 00 11 01 10 00 11 X100110011

D0101010101010101

10100XX00

A0000000011111111

+

B0000111100001111

+

33

Pengcoveran dengan Don’t Cares

0AB

x x1

00 01

00

01

CD

0x 1

011 10

1x 0

11110

11 1

x

F=A′C′D+B+AC

34

Bentuk ilustrasi pengkoveran

0 X

1 1

1 0

1 0D

A

1 0

0 0

1 1

1 1B

C

6 prime implicants:A'B'D, BC', AC, A'C'D, AB, B'CD

minimum cover: AC + BC' + A'B'D

essential

minimum cover: 3 essential implicants

0 0

1 1

1 0

1 0D

A

0 1

0 1

1 1

0 0B

C

5 prime implicants:BD, ABC', ACD, A'BC, A'C'D

minimum cover: 4 essential implicants

essential

minimum cover: ABC’+ACD+A’BC+A’C’D

35

Aplikasi K-mapPada Rangkaian Full Adder

Adder

Cin

Cout

SB

A

A B Cin S Cout0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1

+

S = A’B’Cin + A’BCin’ + A’BCin + ABCin

Cout = A’BCin + A B’Cin + ABCin’ + ABCin

= A’BCin + ABCin + AB’Cin + ABCin + ABCin’ + ABCin

= BCin + ACin + AB

= (A’ + A)BCin + (B’ + B)ACin + (Cin’ + Cin)AB= 1·BCin + 1· ACin + 1· AB

Metode Aljabar Boole

36


Adder

Cin

Cout

SB

A

A B Cin S Cout0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1

+A

B

Cin

0

0

0

1 1 1

01Pengisiaan digit 1 ke K-map

Karnaugh Map for Cout

37


A

B

Cin

Adder

Cin

Cout

SB

A

A B Cin S Cout0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1

+

0

0

0 01

1 1 1Pengcoveran pertama.

Cout = ACinKarnaugh Map untuk Cout

38


A

B

Cin

Adder

Cin

Cout

SB

A

A B Cin S Cout0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1

+

0

0

0 01

1 1 1Pengcoveran kedua.

Cout = Acin + ABKarnaugh Map for Cout

39


A

B

Cin

Adder

Cin

Cout

SB

A

A B Cin S Cout0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1

+

0

0

0 01

1 1 1

Karnaugh Map untuk Cout

Pengcoveran ketiga (seluruhnya)

Cout = ACin + AB + BCin

40


A

B

Cin

Adder

Cin

Cout

SB

A

A B Cin S Cout0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1

+

0

1

1 10

0 1 0

S = A’BCin’Karnaugh Map untuk S

41


A

B

Cin

Adder

Cin

Cout

SB

A

A B Cin S Cout0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1

+

0

1

1 10

0 1 0

S = A’BCin’ + A’B’CinKarnaugh Map untuk S

42


A

B

Cin

Adder

Cin

Cout

SB

A

A B Cin S Cout0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1

+

0

1

1 10

0 1 0

S = A’BCin’ + A’B’Cin + ABCinKarnaugh Map untuk S

43


Coba anda gambar rangkaian diagramnya ?

A

B

Cin

Adder

Cin

Cout

SB

A

A B Cin S Cout0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1

+

0

1

1 10

0 1 0

S = A’BCin’ + A’B’Cin + ABCin + AB’Cin’Karnaugh untuk S Tidak bisa direduksi

44

Latihan Soal 1:

Gambarlah K-map untuk setiap ekspresi logika dibawahserta sederhanakan dengan pengcoveran yang benar :

1. AB + B’C + A’B’2. AC + AC’B + BC + B’C’3. XY + X’Z + Y’Z’4. XY +YZ + XZ +X’Y’

45

Latihan Soal 2 :

Gambarlah K-map untuk setiap ekspresi logika dibawahserta sederhanakan dengan pengcoveran yang benar :

1. A(BC’ + C) + B(A + A’C)2. (AC + AC’B). (BC + B’C’)3. Z(XY + X’Z) . Y’Z’(X+ Z)

Catatan : cari minterm-mintermnya dulu (rubah kebentuk SOP)

TUJUAN :

Setelah mempelajari bab ini mahasiswa diharapkan mampu :

Menjelaskan prinsip dasar Counter

Membuat Counter dasar dengan prinsip sekuensial

Membedakan operasi dan karakteristik Counter Sinkron dan Asinkron

Menganalisa Counter melalui timing diagram

Membuat Counter Mod-N

Mendisain bermacam-macam aplikasi Counter menggunakan eksternal gate

Mengoperasikan IC Counter

Mengoperasikan Up-Down Counter

BAB IV. COUNTER

Counter :Sebuah rangkaian sekuensial yang mengeluarkan urutan state-state tertentu,yang merupakan aplikasi dari pulsa-pulsa inputnya

Pulsa input dapat berupa pulsa clock atau pulsa yang dibangkitkan oleh sumber eksternal dan muncul pada interval waktu tertentu

Counter banyak digunakan pada peralatan yang berhubungan dengan teknologi digital, biasanya untuk menghitung jumlah kemunculan sebuah kejadian/event atau untuk menghitung pembangkit waktu

Counter yang mengeluarkan urutan biner dinamakan Biner Counter

Sebuah n-bit binary counter terdiri dari n buah flip-flop, dapat menghitung dari 0 sampai 2n - 1

22 21 20

Q2 Q1 Q0 COMMENT

0 0 0 Belum ada pulsa

0 0 1 Setelah pulsa #1

0 1 0 Setelah pulsa # 2






0 0 0 Setelah pulsa # 8 recycle ke 000




Operasi Counting

Pulsa clock 1 2 3 4 5 6 7 8 9 10 11

Q0

Q1

Q2

PRESENT STATE NEXT STATE INPUT FLIP-FLOP

A2 A1 A0 A2 A1 A0 TA2 TA1 TA0

0 0 0 0 0 1 0 0 1

0 0 1 0 1 0 0 1 1

0 1 0 0 1 1 0 0 1

0 1 1 1 0 0 1 1 1

1 0 0 1 0 1 0 0 1

1 0 1 1 1 0 0 1 1

1 1 0 1 1 1 0 0 1

1 1 1 0 0 0 1 1 1

111

000

110

101 100

011

010

001

Tabel Eksitasi

3-bit Binari Counter

Diagram State

3-bit Binary Counter

Counter dari Rangkaian Sekuensial

COUNTER SYNKRON & ASYNKRON

Ada dua jenis counter yaitu :1. Asyncronous counter2. Syncronous counterAsyncronous couter disebut ripple trough counter/serial

counter,karena output masing-masing flip-flop yang digunakan akan bergulingan(berubah kondisi dari 0 ke 1 atau sebaliknya)secara berurutan.Hal ini karena flip-flop yang paling ujung saja yang dikendalikan sinyalclock,sedangkan sinyal lainnya diambil dari masing-masingflip-flop sebelunmnya.

Syncronous counter,output flip-flop yang digunakan bergulingansecara serempak.Hal ini disebabkan karena masing-masing flip-flop tersebut dikendalikan secara serempakoleh satu sinyal clock.Oleh sebab itu syncronous counter disebut pararel counter

Asyncronous Counter

A B C D

QA(LSB) QB QC

Clock

Clock

QD(MSB)

SyncronousSyncronous CounterCounterQA QB QC

A B C D

QD

ASYNCRONOUS COUNTER (RIPPLE COUNTER)

Ripple Counter = Asynchronous CounterCounter terdiri dari beberapa Flip-Flop pada bit di-cascadekan.Pada Ripple Counter, output dari Flip-Flop pada bit dengan level yang lebihrendah menjadi input dari Fip-Flop pada bit berlevel lebih tinggi.Dengan kata lain, input clock dari masing-masing Flip-Flop berasal dari output Flip-flop yang lain.

1A 2A0A

I

I

I

I

I

I

JQ

Q Q

Q

Q

QJJ

KKK

3-bit binary Ripple Counter

Clock input

ulsaClock 1 2 3 4 5 6 7 8 9 10

`

000 001 010 011 100 101 110 111 000 001 0100 1 2 3 4 5 6 7 0 1 2

Timing diagram dari 3-bit binary Ripple Counter

1 2 3 4 5 PulsaClock

0A

1A

2A

Delay Propagasi pada Ripple Counter

0A

1A

2A 3PLHt

3PLHt

1PLHt1PLHt

1PLHt

2PLHt 2PLHt

2PLHt

DECIMALCOUNT

0 0 0 0 00 0 0 1 10 0 1 0 20 0 1 1 30 1 0 0 40 1 0 1 50 1 1 0 60 1 1 1 71 0 0 0 81 0 0 1 91 0 1 0 101 0 1 1 111 1 0 0 121 1 0 1 131 1 1 0 141 1 1 1 150 0 0 0 00 0 0 0 1

3A 2A 1A 0ACounter Modulo N

MOD bilangan≤ n2

Dimana: N= jumlah Flip-Flop

= jumlah bit input

Contoh:

Counter MOD 8 ada 3flip-flop

Counter MOD 16 ada 4 flip-flop

J J J J

QQ

Q

Q

Q

Q

Q QI

I I

I

I

I I

IK K K K

2A1A0A 3A

Clock

input

Binary Ripple Counter MOD 16

MOD Bilangan <Contoh:

Counter MOD menggunakan 3 FF Counter MOD menggunakan 4 FFmenggunakan tambahan gerbang-gerbang eksternal

n2

Cara 1: Mode Toggle

• Buat input-input j dan k setiap flip-flop bernilai 1

• Gunakan tabel kebenaran untuk menentukan hitungannya.

• Jika counter mencapai nilai bilangan, harus di-reset ke nilai 0

• Dengan gerbang-gerbang logika, masukkan input dari flip-flop yang bersesuaian ke input Clear (RD) dari seluruh FF.

• Jika perlu, dapat ditambahkan rangkaian pemilih.

Contoh:Desain Binary Up Counter MOD 6

• Pada hitungan 6 (110),counter kembalireset menjadi 0 (000).

• Ada kondisi dimana A2 = A1=1 berubah menjadi A2 = 0 dan A1 = 0

• Agar A2 dan A1 bersama-samamencapai nilai 0,maka harus di-NAND kan, dan hasilnya diberikan kepada input Clear dari seluruh Flip-Flop.

J J J

Q

Q

Q

Q

Q

QI

I I

I

I

I

K K K

2A1A0A

Clock

input

I II

DECIMAL COUNT

0 1 0 00 1 1 10 0 0 20 0 1 31 1 0 41 1 1 50 0 0 00 0 1 10 1 0 20 1 1 3

2A 1A 0A

2A 1A

Cara 2: Metode Sintesa Rangkaian

1). Buat Tabel PS-NS dan Tabel eksitasi dari FF yang dipakai

2). Gunakan langkah-langkah dalam sintesa rangkaian untuk mendapatkan input-input masing-masing Flip-Flop

Contoh:

Desain Binary Up Counter MOD 6

PRESENR STATE NEXT STATE NILAI EKSTANSI

0 0 0 0 0 1 0 d 0 d 1 d0 0 1 0 1 0 0 d 1 d d 10 1 0 0 1 1 0 d d 0 1 d0 1 1 1 0 0 1 d d 1 d 11 0 0 1 0 1 d 0 0 d 1 d1 0 1 0 0 0 d 1 0 d d 11 1 0 0 0 0 d 1 d 1 0 d1 1 1 0 0 0 d 1 d 1 d 1

2A 1A 0A 2A 1A 0A 2JA 0JA 0KA1KA2KA 1JA

A2 00 01 11 10

0 0 0 1 0

1 d d d d

A2 00 01 11 10

0 0 1 d d

1 0 0 d d

A2 00 01 11 10

0 1 d d 1

1 1 d d 0

A2 00 01 11 10

0 d d d d

1 0 1 1 1

A2 00 01 11 10

0 0 d 1 0

1 d d 1 1

A2 00 01 11 10

0 d 1 1 d

1 d 1 1 d

JA1 = A’2A0

JA2 = A1A0

JA0 = A’1+A’2

KA2 = A1+A0

KA1 = A2+A1

KA0 = 1K-Map untuk mendapatkan rangkaian Binary Up Conter MOD-6

A1A0

A1A0

A1A0 A1A0

A1A0

A1A0

2J

K

Q

Q’> 0

J

K

Q Q

Q’ Q’

J

K> >1

Up Counter MOD-6 (dengan metode sintesa rangk. Sekuensial)

Cp

A0A1

A20 1 2 3 4 5 0 1 2 3

A2A1A0

Cp1

0

UP counter (penyacah maju tak sinkron)

clock J J J J

k k k kA B C D

UP Counter – 4 Bit

Qd (MSB)

1

Qa (LSB) Qb Qc

1 2 3 4 5 6 7 8 9 10 11 12 13 14

0

QA

QB

QC

QD

01 1

110

000

0 0 0

Gelombang Ouput Qa, Qb, Qc dan Qd

Qa = ½ frekuensi sinyal clockQb = ½ frekuensi Qa = ¼ frekuensi sinyal clockQc = ½ frekuensi Qb = 1/8 frekuensi sinyal clockQd = ½ frekuensi Qc = 1/16 frekuensi sinyal clock

CARA KERJA : 1.Output flip-flop (Qa) akan berguling setiap pulsa clock

(0 ke 1 atau 1 ke 0)2.Output flip-flop yang lain akan bergulingan bila output flip-flop

sebelumnya berganti kondisi dari 1 ke 0

Frekuensi Ouput Qa, Qb, Qc dan Qd

3. Sebelum sinyal clock dijalankan, pertama kali masing-masing Flip-fliop di reset : 0000 .

4. Setelah sinyal clock dijalankan, pulsa pertamamenyebabkan qA berguling dari “0” ke “1” sehinggarangkaian tersebut mulai menghitung : 0000

5. Pulsa clock kedua menyebabkan gA berguling dari “1”ke “0” sehingga gB akan berguling dari “0” ke “1” danhitungan menjadi 0010 dan seterusnya

clock Qa Qb Qc Qd

012345678910111213141516

00000000111111110

00001111000011110

00110011001100110

01010101010101010

Tabel kebenaran up counter-4 bit

PENYACAH 8421 BCD (DECADE COUNTER)Penyacah 8421 BCD sering juga disebut decade counteryaitu penyacah yang akan menghasilkan bilangan sandi 0 sampai 9

8421 BCD dari bilangan desimal :0,1,2,…9

clock J

K

AK K K

J J J

B C D

gA gB gCgD

Reset/clear

clock gD gC gB gA

0123456789

10

00000000110

00001111000

00110011000

01010101010

* Tabel kebenaran decade counter *

Pada saat hitungan akan menuju 1010 maka counter akan menghitung:0000 lagi karena output gB = 1 dan gD=1 sehingga output NAND GATEAkan = “0” sehingga akan mereset counter menjadi : 0000

SELF STOPPING RIPPLE COUNTER(COUNTER YANG DAPAT MENGHITUNG SECARA OTOMATIS)

clock

Reset

J

K

AK K K

J J J

B C D

gA gB gCgD

SELF STOPPING RIPPLE COUNTER

Rangkaian diatas akan berhenti secara otomatis padahitungan ke sepuluh : 1010.

Hal itu dapat terjadi karena pada hitungan tersebut(pulsa clock ke-10) QD dan QB sama sama bernilailogika “1”, sehingga output pintu NAND adalah “0”.

Logika “0” tersebut masuk sebagai input j-k flip-flop yang pertama akibatnya maka QA tetap pada kondisisemula (tidak berguling).

DOWN COUNTER (PENYACAH MUNDUR TIDAK SINKRON)

J J J

Q

Q

Q

Q

Q

QI

I I

I

I

I

K K K

2A1A0A

Clockinput

J J J

Q

Q

Q

Q

Q

QI

I I

I

I

I

K K K

2A1A0A

Clockinput

A

B

DECIMALCOUNT

1 1 1 71 1 0 61 0 1 51 0 0 40 1 1 30 1 0 20 0 1 10 0 0 01 1 1 71 1 0 61 0 1 51 0 0 4

2A 1A 0A

J J J

Q

Q

Q

Q

Q

QI

I I

I

I

I

K K K

2A1A0A

Down Counter

Clockinput

Binary Ripple Downn Counter MOD 8

0A

1A

2A

111 110 101 100 011 010 001 000 111 110 1017 6 5 4 3 2 1 0 7 6 5

PulsaClock

1 2 3 4 5 6 7 8 9 10

UP-DOWN COUNTERPengontrol Up-Down

Bila dioperasikan sebagai Up counter maka rangkain tersebut akan melewatkan output Q sebagai sinyal clock flip-flop berikutnya.Bila dioperasikan sebagai Down counter yang dilewatkan adalah Q’.

KontrolUp

KontrolDown

QQ

Up counter bekerja bila input kontrol Up = ‘1’dan input kontrol Down = ‘0’.Down counter bekerja bila input kontrol Up = ‘0’ dan input kontrol Down = ‘1’.

Rangkaian 3-bit Up/Down Counter Asynkronous

J Q

K Q

J Q

K Q

J Q

K QA0 A1 A2

Clockinput

up/down

1

1

1

1

1

Aplikasi Ripple Counter

1. Rangkaian Pembagi Frekuensi

MOD – 8Counter

(Divide-by-8)Clock in (f=24 khz) Output (f=3 khz)2. Rangkaian pembangkit pulsa

2. Divide-by-12/Divide-by-ripple Counter (7492)

7492 7492

141312111098

1234567

Konfigurasi pin 7492 7492 sebagai pembagi frekuensi

1234567

141312111098

Cp1NCNCNCVccMR1MR2

CP0NCQ0Q1GNDQ2Q3

Cp0NCQ0Q1GNDQ2Q3

Cp1NCNCNCVccMR1MR2

+5v

F out

(=f in)

Clockinput

IC Ripple Counter

3. Devide-by-16/Devide-by-Ripple Counter (7493)

7493 7493

141312111098

1234567

1234567

141312111098

Cp1MR1MR2NCVccNCNC

Cp0NCQ0Q3GNDQ1Q2

Cp0NCQ0Q3

Q1Q2

GND

Cp1MR1MR2NCVccNCNC

Konfigurasi pin 7493 7493 sebagai MOD 12

Q2Q3

+5V

Clockinput

1. Decaade/BCD Counter (7490)

7490 7490

Konfigurasi pin 7490 7490 sebagai MOD 2

14131211

89

10

1234567

Cp0NCQ0Q3GNDQ1Q2

Cp1MR1MR2NCVccMS1

MS2

1234567

Cp1MR1MR2NC

MS1MS2

Vcc

141312111098

Cp0

NCQ0Q3GNDQ1Q2

Clockinput

+5V

output

7490 7490

7490 sebagai MOD 5 7490 sebagai MOD 10

141312111098

1234567

141312111098

1234567

Cp1MR1MR2NCVccMS1MS2

Cp1MR1MR2NC

VccMS1MS2

Cp0NCQ0Q3GNDQ1

Q2

Cp0NCQ0Q3GNDQ1

Q2

Clockinput

+ 5V

Clockinput

+5V

Elka-digit2

outOutput

Presettable Ripple Counter

Counter dimana proses penghitungannya dapat dimulai dari sembarang bilangan (untukUp Counter tidak harus dari 0000,dan untuk Down Counter tidak harus dari 111)

Operasi Presetting –nya dinamakan Parallel Load ,dimana input – input asinkronnya diaktifkan

Contoh :

Disain Down counter yang dapat menghitung dalam urutan

6-5-4-3-2-6-5-4-3-2-6-5-dst

CpJ

K

Q

Q

1 1

J

K

Q

Q

1 A0 Preset

A1A2

A1A2

J

K

Q

Q

+ 5V

SYNCHRONOUS COUNTER

Synchronous counter = Parallel Counter

Counter terdiri dari beberapa Flip-Flop yang saling di-cascadekan

Pada Counter Sinkron, seluruh FF yang di-cascadekan di triggerBersama-sama(paralel) oleh sebuah sumber clock.

Pada Counter Sinkron, delay propagasi dapat dihindari, karena input-Input clock dari seluruh FF diberi sumber yang sama.

Penyacah sinkron responnya serempak dengan datangnya pulsa clock, sehingg a cocok untuk dioperasikan dalam kecepatan tinggi atau frekuensitinggi.

Untuk menunjang operasinya yang cepat,penyacah sinkron masihmemerlukan gate-gate tambahan.

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16Pulsaclock

A0

A1

A2

A3

Timing diagram dari 4- bit binary Synchronous Counter

0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 11110 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

J Q

K Q

J Q

K Q

J Q

K Q

J Q

K Q

Rangkaian 4- bit binary Synchronous Counter

1

Clock

input

A0 A1 A2 A3

Synchronous Down Counter

Pulsaclock

A0

A1

A2

1 2 3 4 5 6 7 8 9 10 11

111 110 101 100 011 010 001 000 111 110 1017 6 5 4 3 2 1 0 7 6 5

Timing diagram dari 3-bit binary Synchronous Down Counter

J Q

K Q

J Q

K Q

J Q

K QA0 A1 A2

ClockInput

1

Rangkaian 3-bit binary Synchronous Down Counter

A0

A1

A2

1 2 3 4 5 6 7 8 9 10 11

Synchronous Up Down Counter

UP DOWN

Pulsaclock

000 001 010 011 100 101 100 011 010 001 0000 1 2 3 4 5 4 3 2 1 0

J Q

K Q

J Q

K Q

J Q

K QA0 A1 A2A0

A0

Clockinput

up/down Rangkaian 3-bit binary Synchronous Up/Down Counter

K-MAP untuk 3-bit binary Counter

OO O1 11 1O

O O 1 1 O1 O 1 1 O

001 AAA

01 ATA =

OO O1 11 1O

0 1 1 1 11 1 1 1 1

001 AAA

10 =TA

0A2A 1A Rangkaian 3-bit Binary Counter (dengan T-FF)

PulsaClock

T Q

Q QQ

QQTT

OO O1 11 1O

O O 1 O1 O O 1 O

001 AAA

012 AATA =

J K Qn+1

0011

0101

Qn01

Qn

Tabel Kebenaran J – K Flip Flop

Soal Rancang Counter Modulo 6 dan Counter 2 4 2 1 Syncron dengan bantuan table J-K Flip-flop

Qn Qn+1 J K0011

0101

01XX

XX10

Dari Tabel Kebenaran diperoleh :

CLOCK A B C

0123456

0000110

0011000

0101010

Contoh

1. Rancang counter syncron MODULO-6

0 0 X X0 1 X X

X 0 X XX 1 X X

0 X X 01 X X 0

X X X 0X X X 1

AB AB

KA=CJA=BC

AB AB

JB=AC KB=C

C

C C

C

1 1 X 1X X X X

X X X X1 1 X 1

AB AB

JC=1 KC=1

Jadi Rangkaian : QA QB QC

CLOCK

C C

DESIMAL CLOCK A B C D

012341112131415

0123456789

0000011111

0000101111

0011010011

0101010101

2. RANCANG COUNTER 2421 BCD

Sebagaimana telah diketahui, sandi 2421 BCD menggantiangka-angka desimal dari 0, 1, 2, …. 9

2 4 2 1

0 1 X X0 X X X0 X X X0 X X X

jA = B

ABCD

0 X X X0 X X X1 X X 10 X X X

jB = CD

CDAB

0 1 0 X1 X 1 XX X X XX X X X

jC = 0 + A B

ABCD

jD = 1

CDAB

X0 X4 X12 X8X1 X5 X13 X9X3 X7 X15 X11X2 X6 X14 X10

kA = BCD

ABCD

X 1 0 XX X 0 XX X 1 XX X 0 X

kB = A + CD

CDAB

X X X XX X X X1 X 1 10 X 0 X

kC = D

ABCD

kD = 1

CDAB

Jadi rangkaian counter sinkron 2421 :

Clock

APLIKASI COUNTER

PulsaShaper

CTR DIV60

MOD-2(1 FF)

BCDCounter

MOD-6Counter

BCDCounter

MOD-6Counter

BCDCounter

Display Display Display Display Display Display

Satuan0-9

Puluhan0-1

Puluhan0-5

Satuan0-9

Puluhan0-5

Satuan0-9

Bagian ”J A M” Bagian “MENIT” Bagian “DETIK”

60 pps60 Hz 1 pps1 pps

Latihan Soal :

1.Dengan mengunakan metode Toggle, buatlahrangkaian dari ripple counter sebagai pembagifrekuinsi, dari frekuensi clock input 10 kHz menjadi 2 kHz.

2.Buatlah sebuah ripple down Counter MOD-7 yang dapat menghitung dengan urutan10,9,8,7,6,5,4,10,9,8,7,…dst.

3.Dengan menggunakan metode sintesarangkaian,selesaikan soal nomor 2.

4. Buat sebuah counter sinkron yang berfun gsisebagai stop watch (dengan hitunganmaksimum 99)

5. Disain sebuah Up/Down Counter MOD-16. Lengkapi dengan Tabel Kebenaran.

1

MULTILEVEL NAND DAN NOR

Pokok Bahasan :1. Pendahuluan2. Implementasi teorema De Morgan 3. Konversi rangkaian AND, OR, NOT ke NAND dan NOR saja4. Cara cepat merubah rangkaian AND, OR, NOT menjadi

NAND atau NOR saja

Tujuan Instruksional Khusus :1. Mahasiswa mengerti cara meng-implementasikan teorema

de Morgan ke bentuk NAND dan NOR2. Mahasiswa dapat membuat rangkaian pengganti AND, OR,

NOT ke NAND dan NOR dengan persamaan de Morgan 3. Mahasiswa dapat merubah rangkaian AND, OR, NOT

menjadi NAND atau NOR saja secara langsung

2

PENDAHULUAN

Gerbang NAND dan NOR merupakan gerbang universal, artinya hanya dengan menggunakan jenis gerbang NAND sajaatau NOR saja dapat menggantikan fungsi dari 3 gerbang dasaryang lain (AND, OR, NOT).

Multilevel, artinya : dengan mengimplementasikan gerbang NAND atau NOR, akan ada banyak level / tingkatan mulai dari sisi input sampai ke sisi output.

Keuntungan pemakaian NAND saja atau NOR saja dalam sebuahrangkaian digital adalah dapat mengoptimalkan pemakaianseluruh gerbang yang terdapat dalam sebuah IC, sehinggamenghemat biaya

3

IMPLEMENTASI TEOREMA DE MORGAN

AA

X

AA X

XA

X = A.A1.

Teoremade Morgan

X = A+A

AturanBoolean No.6

X = A

AA XKeterangan

A X

4

AA

X

AA X

XA

X = A+A2.

Teoremade Morgan

X = A.A

AturanBoolean No.5

X = A

AA XKeterangan

A X

5

XAB

A.B

AB

X

AB XA+B

AB X

X = A.B

X = A.B

Aturan Boolean No.10

3.

X = A+B4.


X = A+B

6

XA

B

AB

X

5.

X = A.B

X = A.B


X = A+BTeoremaDe Morgan

7

A

BX

AB X

6.

X = A+B

X = A+B


X = A.BTeoremaDe Morgan

8

RINGKASAN PADANAN NAND dan NOR

GERBANG NAND NOR

XA A X A X

AB X

AB

X AB

X

AB

XAB

XA

BX

9

KONVERSI RANGKAIAN AND, OR, NOT KE NAND & NOR

Konversi dapat dilakukan dengan 2 cara :1. Melalui penyelesaian persamaan logika / Boolean2. Langsung dari gambar padanan

Melalui penyelesaian persamaan logikaContoh 1:Diketahui sebuah persamaan : Y = (A+B)C + ACSelesaikan persamaan tersebut hanya dengan gerbang NAND saja

bab 1. konsep dasar digital...bab 1. konsep dasar digital materi : 1.representasi bentuk digital dan...

Documents