analisis rangkaian sekuensi perancangan rangkaian sekuensi rangkaian digital

• Analisis Rangkaian Sekuensi• Perancangan Rangkaian Sekuensi

Rangkaian Digital

Analisis Rangkaian SekuensiTujuan mengidentifikasi watak

rangkaian logika sekuensi.Prosedur analisis rangkaian :

Penyusunan tabel kebenaranPenggambaran diagran transisi keadaaan

Penurunan persamaan keadaanpersamaan output

Contoh : Lakukan Analisis Rangkaian Sekuensi pada rangkaian dibawah ini

Merumuskan persamaan output AND1, AND2, AND3, AND4, dan AND5

Menyusun tabel keadaan

Urutkan pengisian untuk X=0 dan X=1Kombinasikan input A dan B

Nilai input sebelumnya Nilai input sekarang

menyusun diagram transisi keadaan

Dari tabel keadaan yg diperoleh mencerminkan perubahan2 yg tjd setiap rangkaian sekuensi memperoleh pulsa pemicuan dari clock

Membuat tabel keadaan penyesuaian

Menyusun peta karnaugh & persamaan

Contoh 2 : Lakukan Analisis Rangkaian Sekuensi pada rangkaian dibawah ini

Menyusun tabel keadaan

Membuat diagram transisi

Tabel Penyesuaian

K-map dan Persamaan Output

2. PERANCANGAN RANGKAIAN SEKUENSI Tujuan memperoleh rangkaian logika

dari suatu watak yang ditentukan Prosedur :

1. Pendefinisian watak rangkaian logika sekuensi yg akan dirancang Tabel kebenaran Tabel keadaan Diagram transisi keadaan

2. Penentuan spesifikasi elemen penyimpanan mencakup byk dan jenis ff yg digunakan

3. Penyusunan tabel eksitasi ff fungsi ff penyusun rangkaian fungsi ff output rangkaian

4. Penggambaran rangkaian sekuensi

ContohRancanglah rangkaian logika

sekuensi dg 2 buah ff dan sebuah input R.

Untuk setiap adanya pulsa clock, jika R=1 output kedua ff akan

memberikan nilai desimal dg urutan 0,1,2, dan kembali ke urutan semula.

Apabila R=0, output kedua ff akan bernilai desimal 3,2,1, dan kembali ke urutan semula.

Langkah-langkahDiagram transisiTabel keadaanTabel eksitasi : dg flip-flop D

K-mapFungsi input dari D1 dan D2Menggambar rangkaian

Diagram Transisi2 buah ff dan sebuah

input R. jika R=1 output kedua ff

akan memberikan nilai desimal dg urutan 0,1,2, dan kembali ke urutan semula.

Apabila R=0, output kedua ff akan bernilai desimal 3,2,1, dan kembali ke urutan semula.

Tabel keadaan

Tabel Eksitasi FF D

K-map

Gambar rangkaian sekuensial