perancangan rangkaian digital, adder, substractor...

Oktober 2015

Perancangan Rangkaian Digital, Adder, Substractor, Multiplier, Divider

Disusun oleh: Tim dosen SLD

Diedit ulang oleh: Endro Ariyanto

Prodi S1 Teknik Informatika Fakultas Informatika Universitas Telkom

Sistem dan Logika Digital/2015 #1

Perancangan Rangkaian Digital

1. Spesifikasi rangkaian/Deskripsi masalah – operasi/fungsi

– input/output

2. Proses Desain – Buat tabel kebenaran atau Diagram operasi

– Buat K-map

– Minimasi

– Fungsi output atau ekspresi aljabar

3. Rangkaian digital

x1 x2

xn

z1

z2

zm

Rangkain Kombinasional


Contoh Desain (1)

Contoh 1: Gambarkan implementasi mesin yang masukannya 2-bit biner dan

keluarannya sama dengan kuadrat dari masukannya ! Input dan output aktif high, gerbang: AND, OR, dan NOT.

Jawab:

(1) Spesifikasi:

Output = Input2

Input/output: ACTIVE HIGH

Gerbang: AND, OR, NOT

(2) Tabel kebenaran: input/output

By

y

BAy

ABy

0

1

2

3

0

Input Output . .

(4) Fungsi Boolean:

(3) K-map utk setiap output: Tidak perlu krn masih

sederhana, shg tabel kebenaran sudah bisa dibuat fungsinya


Contoh Desain (2)

(5) Rangkaian digital:


Contoh Desain (3)

Contoh 2: (1) Spesifikasi:

(2) Tabel kebenaran: (I/O)

(4) Fungsi Boolean:


(3) K-map utk setiap output: Tidak perlu krn masih sederhana,

shg tabel kebenaran sudah bisa dibuat fungsinya


Rangkaian Kombinasional

• Rangkaian kombinasional tidak memiliki memori, sehingga state saat ini hanya tergantung pada input saat ini

))t(X(F)t(Z

x1 x2

xn

z1

z2

zm

X = x1 x2... xn Z = z1 z2... zm


Penggunaan Rangkaian Kombinasional (1)

Penggunaan rangkaian digital:


Penggunaan Rangkaian Kombinasional (2)

• Macam-macam rangkaian kombinasional: – Adders (HA, FA, PA, LACA, LSA)

– Subtractors

– Multipliers

– Divider

– Comparator

– Parity Generator

– Decoders

– Encoders

– Code Converters

– Multiplexers

– Shifters

– Programmable Logic Array (PLA)


Bahan Presentasi Bagian 1

A D D E R (Rangkaian yang melakukan

Penjumlahan)

(25 menit)


Perancangan Half Adder (HA) (1)

(1) Spesifikasi:


Perancangan Half Adder (HA) (2)

(2) Tabel kebenaran: (I/O) (3) K-map untuk Sum dan Carry

S = A B C = A . B

(5) Rangkaian:

(4) Fungsi Boolean:


Full Adder (FA) (1)

(1) Spesifikasi:


Full Adder (FA) (2)

S = Cin’(A B) + Cin (AB)

= Cin’(A B) + Cin(A B)’

= A B Cin

Cout = Cin(A B) + (AB)

(2) Tabel kebenaran: (I/O) (3) K-map untuk Sum dan Carry Out:

(4) Fungsi Boolean:


Full Adder (FA) (3)



Paralel Adder (PA) (1)

Format operasi: Carry-ripple effect:

Blok diagram:



n-bit Paralel adder = Carry-ripple adder



Contoh:

16-bit Paralel Adder (dibentuk dari 4 buah PA masing-masing 4 bit)

Kelemahan: pemrosesan masih lama karena harus berurutan dari satu PA ke PA berikutnya tdk bisa paralel


Untuk mempercepat proses: – Look-Ahead-Carry Adder (LACA)

– Carry-Save Adder (CSA)



Look-Ahead-Carry Adder (LACA) (1)

- Menghitung carry di setiap bit secara bersamaan

- Untuk meminimasi waktu propagasi carry



Implementasi:

ditaruh di luar FA



Contoh 1: LAC Adder 3 bit



Contoh 2: LAC Adder 12 bit yang dibentuk dari 3 buah LAC Adder 4 bit


Carry-Save Adder (CSA) (1)

- Beberapa variabel dapat dijumlahkan sekaligus

- Carry dijumlahkan belakangan

Contoh proses 1:

111 A --> 7

010 B --> 2

101 C --> 5

+011 D --> 3

011 Penjumlahan tanpa carry

+111 Carry digeser ke kiri satu posisi

10001 Hasil akhir = 17



Contoh proses 2:

111 A --> 7

011 B --> 3

101 C --> 5

+011 D --> 3



10000

+ 1 Berasal dari carry ke-2




Contoh proses 3:

111 A --> 7

010 B --> 2

111 C --> 7

+011 D --> 3



1111

+ 1 Berasal dari carry ke-2




Contoh rangkaian: CSA 4 variabel (A,B,C,D) masing-masing 3 bit (indeks 0,1,2) dengan FA



S U B S T R A C T O R (Rangkaian yang melakukan

Pengurangan)

(20 menit)


Full Substractor (FS) (1)

(1) Spesifikasi:



D = Bin’(A B) + Bin(A B) = Bin’(A B) + Bin(A B)’ = A B Bin

Bout = Bin(A B)’ + (A’B)

D = A – B – Bin

Bout = 1 jika hasil pengurangannya negatif (“–”)

(2) Tabel kebenaran: (I/O) (3) K-map untuk Sum dan Carry Out:

(4) Fungsi Boolean:

D = 1 jika hasilnya bukan nol



(5) Rangkaian:


Adder dan Substractor (1)

Rangkaian yang dapat melakukan operasi penjumlahan dan pengurangan biner untuk bilangan komplemen 1 dan komplemen 2.

Lebih menghemat komponen

Sistem kerja:


Adder dan Substractor (2)

Paralel adder/subtractor Paralel adder/subtractor dengan untuk komplemen 1: untuk komplemen 2:



M U L T I P L I E R (Rangkaian yang melakukan

Perkalian)

(25 menit)


Multiplier (1)

Contoh:

Perkalian bilangan desimal 170x213 dalam format 8 x 8 bit


Multiplier (2)

Simbol perkalian n x m bit

Blok diagram

2x2 bit

(1) Spesifikasi:

Soal: Buatlah rangkaian yang dapat melakukan perkalian 2x2 bit !


Multiplier (3)

(2) Tabel kebenaran: (I/O)


Multiplier (4)

(3) K-map dan (4) Fungsi Boolean: P0 dan P1


Multiplier (5)

(3) K-map dan (4) Fungsi Boolean: P2 dan P3


Multiplier (6)

(5) Rangkaian digital (level gate)


Multiplier (7)

Solusi lain: (Level modul)

(1) Spesifikasi:


Multiplier (8)

(5) Rangkaian digital (dengan modul FA)


Ripple Carry Array Multiplier



D I V I D ER (Rangkaian yang melakukan

Pembagian)

(20 menit)


Divider (1)

• Cara pembagian dalam biner: 1. Kurangi bit-bit bilangan yang akan dibagi dengan bit-bit

bilangan pembagi secara berurutan dimulai dari bit MSB Jika bit-bit yang dikurangi lebih besar: 2. Pengurangan langsung dilakukan dan bit most

significant (MS) Borrow menjadi 0. 3. Tuliskan bit-bit sisa pengurangan (jumlah bit sama

seperti sebelum dilakukan pengurangan) Jika bit-bit yang dikurangi lebih kecil: 2. Set bit most significant (MS) Borrow menjadi 1 3. Tuliskan kembali bit-bit yang akan dikurangi 4. Geser posisi bit-bit pembagi ke kanan sebanyak satu bit 5. Ulangi langkah 1 6. Hasil bagi diperoleh dengan cara mengkomplemenkan bit-

bit MS Borrow


Divider (2)

Contoh: Bilangan 17 : 3 atau 10001 : 11

(1) Spesifikasi: Soal:

Buatlah rangkaian untuk mengalikan 2x2 bit!

(R)

(Q)


Divider (3)

(2) Tabel kebenarannya: (I/O)

(3) K-map dan (4) Fungsi Boolean:


Divider (4)

(5) Bentuk rangkaiannya: (Level gate: NAND, AND, dan NOT)


Divider (5)

Contoh lain: (Pembagian 3 bit : 2 bit Level modul)

Rangkaian untuk sisa (R):

D = different (bit hasil pengurangan)

A = minuend (bit yang sedang dibagi)


Divider (6)

Bentuk rangkaiannya: (dengan modul FS)


Pustaka

[TIN91] Tinder, Richard F. 1991. “Digital Engineering Design : A Modern Approach”. - edition. Prentice Hall.

perancangan rangkaian digital, adder, substractor...

Documents