tugas aorkom moorse law

5/11/2018 Tugas Aorkom Moorse Law

1/17

Moore PendahuluanPada bulan April 1965, Elektronik majalah menerbitkan sebuah artikel oleh Intel co-founderGordon Moore. Artikel dan prediksi yang dibuat sejak menjadi bagian dari legenda, dan sepertikebanyakan legenda telah melewati sejumlah perubahan dalam menceritakan dan menceritakankembali. Tekan disita pada argumen artikel teknologi semikonduktor yang akan mengantar era baruintegrasi elektronik, dan mereka suling menjadi pepatah yang telah diambil pada beberapa bentukselama bertahun-tahun. Terlepas dari bentuk yang pepatah mengambil, meskipun, itu selalu diberinama yang sarna: Hukum Moore.Hukum Moore begitu terus-menerus protean karena perumus eponymous yang tidak pernah cukupmemberikannya sebuah formulasi yang tepat. Sebaliknya, menggunakan prosa, grafik, dan kartunMoore menenun bersama-sama koleksi pengamatan dan wawasan dalam rangka untuk garis clustertren yang akan mengubah cara kita hidup dan bekerja. Pada umumnya, Moore benar, dan banyakdari prediksi yang khusus telah menjadi kenyataan selama bertahun-tahun. Pers, di sisi lain, telahbertemu dengan hasil yang beragam dalam usahanya untuk memilah-milah apa kata Moore dan,lebih penting, apa yang ia maksudkan. Pasal ini mewakili upaya sederhana saya untuk menertibkanbeberapa kekacauan hampir empat dekade pelaporan dan misreporting pada fenomena industri /sosial / psikologis luar biasa kompleks.Karena artikel ini cukup panjang, saya membagi menjadi tiga bagian. Saya juga menyediakan linkdan ringkasan untuk setiap bagian di bawah ini sehingga Anda dapat melompat ke bagian yangpaling menarik bagi Anda:Bagian I: Asal-usul Hukum MooreApa formula awal Moore? lni bukan tentang meningkatkan "daya komputasi," dan ada sedikit lebihdari sekadar menyusut ukuran fitur.

Mengeksplorasi apa Moore awalnya mengatakan akan memberi kita kesempatan untuk belajartentang faktor-faktor utama yang manufaktur semikonduktor bentuk, dan yang pada akhirnyamembentuk apa yang dapat kita lakukan dengan komputer dan banyak kehidupan modern.Akhirnya, saya akan melihat bagaimana pengamatan Moore bermetamorfosis ke dalam konstruksimedia yang hadir dari "Hukum Moore" sebagai pernyataan tentang kinerja.


2/17

Bagian II: Pengaruh Hukum MoorePada bagian ini, saya akan melihat macam kemungkinan untuk komputasi kemajuan bahwa HukumMoore membuka. Konsumsi daya, fleksibilitas, dan sejumlah masalah lain datang ke dalam bermainketika kita mulai melihat berbagai cara untuk mengeksploitasi tingkat integrasi yang semakinmeningkat bahwa Hukum Moore menyediakan kita. Pada akhirnya, kita akan melihat mengapaHukum Moore sarna bertanggung jawab untuk "lebih kecil, lebih murah dan lebih efisien" seperti ituuntuk "lebih besar, lebih cepat dan lebih haus kekuasaan."Bagian III: Masa depan Hukum MoorePada bagian ketiga dan terakhir, kita akan melihat beberapa tantangan yang dihadapi saat inidesainer yang akan memanfaatkan meningkatkan kepadatan transistor untuk menjaga biaya Moore /kurva integrasi berbaris ke bawah. Dalam beberapa pasar, arsitek sistem saling berdebat bahwaintegrasi lebih banyak tidak selalu lebih baik, dan di pasar lain mereka menemukan semakin sulituntuk mencampur semua jenis sirkuit yang mereka ingin masukkan pada single die.Bagian I: Asal-usul Hukum MooreCara yang "Hukum Moore" biasanya dikutip oleh mereka yang tahu adalah sesuatu di sepanjangbaris: "jumlah transistor yang dapat cocok ke inci persegi silikon ganda setiap 12 bulan." Bagiandari kertas asli Moore 1965 yang biasanya dikutip untuk mendukung formulasi ini adalah grafikberikut:

Grafik ini memang menunjukkan kepadatan transistor dua kali lipat setiap 12 bulan, sehinggaformulasi di atas adalah akurat. Namun, tidak cukup melakukan keadilan untuk lingkup penuhgambar yang dilukis di singkat Moore kertas, secara luar biasa mengetahui apa yg terjadi. Hal inikarena kertas Moore berurusan dengan lebih dari ukuran transistor hanya menyusut. Mooreakhirnya tertarik dalam menyusut biaya transistor, dan efek yang murah, daya komputasi di mana-mana akan pada cara kita hidup dan bekerja. Bagian dari artikel ini bertujuan untuk memberikanpemahaman umum dari berbagai kecenderungan dan faktor-faktor bahwa Moore menenun bersama-sarna untuk memprediksi munculnya komputer pribadi, telepon selular, arloji digital, dan inovasilain yang kita sekarang mengambil untuk diberikan. Tentu saja, saya harus mencatat bahwa kertasasli Moore hanya empat halaman panjang, sedangkan artikel ini jauh lebih panjang. Hal ini karenaMoore dianggap cukup latar belakang pengetahuan lebih banyak tentang industri semikonduktordaripada kebanyakan non-spesialis miliki. Jadi artikel ini bertujuan untuk memberikan latarbelakang yang cukup untuk memahami penalaran Moore.Jika Anda membaca melalui kertas Moore, yang paling dekat Anda akan datang ke sebuah kutipanyang menyerupai "Hukum Moore" adalah bagian yang dicetak miring bagian berikut, subjudul"Biaya dan kurva."Mengurangi biaya adalah salah satu atraksi besar elektronik terpadu, dan keuntungan biaya terusmeningkat sebagai teknologi yang berkembang menuju produksi fungsi sirkuit yang lebih besar danlebih besar pada substrat semikonduktor tunggal. Untuk sirkuit sederhana, biaya per komponenhampir berbanding terbalik dengan jumlah komponen, hasil potongan setara semikonduktor dalampaket setara mengandung lebih banyak komponen. Tapi sebagai komponen yang ditambahkan,menghasilkan penurunan lebih dari kompensasi untuk kompleksitas meningkat, cenderungmeningkatkan biaya per komponen. Jadi ada biaya minimum pada waktu tertentu dalam evolusi


3/17

teknologi.Saat ini, hal itu tercapai ketika 50 komponen yang digunakan per sirkuit. Tapi minimummeningkat pesat sementara kurva biaya seluruh jatuh (lihat grafik di bawah). Jika kita melihat limatahun ke depan, sebidang biaya menunjukkan bahwa biaya minimum per komponen mungkindiharapkan di sirkuit dengan sekitar 1.000 komponen per sirkuit (sirkuit menyediakan fungsi-fungsitersebut dapat diproduksi dalam jumlah moderat.) Pada tahun 1970, biaya produksi perkomponen dapat diharapkan menjadi hanya sepersepuluh dari biaya ini.

Kompleksitas untuk biaya komponen minimum telah meningkat dengan laju kira-kira faktor dua pertahun (lihat grafik di halaman berikut) [penekanan saya]. Tentu saja dalamjangka pendek tingkat inidapat diperkirakan akan terus berlanjut, jika tidak meningkat. Selama jangka panjang, tingkatkenaikan sedikit lebih tidak pasti, meskipun tidak ada alas an untuk percaya tidak akan tetap hampirkonstan selama setidaknya 10 tahun.Apa tepatnya Moore maksud dengan "kompleksitas komponen biaya minimal"?Dan apa hubunganantara cacat manufaktur, biaya dan tingkat integrasi?Jawaban untuk kedua pertanyaan adalah sedikitrumit, tapi aku akan melakukan yang terbaik untuk istirahat mereka turun dengan cara yang cukupdimengerti.Salah satu tempat yang baik untuk memulai penjelasan dari frase yang dicetak miring adalah denganmenulis ulang dengan cara yang membongkar itu sedikit:"Jumlah transistor per chip yang menghasilkan biaya mnumum per transistor telah meningkatdengan laju sekitar dua faktor per tahun."lni cara menempatkan itu adalah sedikit lebih baik, namun kalimat tersebut masih mungkin untukmengurai dengan benar jika Anda tidak memahami beberapa faktor yang mempengaruhi hubunganantara jumlah transistor yang dapat dimasukkan pada sebuah chip dan biaya per kepingindividu . Bagian berikut ini ditujukan untuk memberikan Anda sebuah apresiasi faktor-faktor,sehingga Anda dapat lebih memahami wawasan asli Moore.Artikel ini pertama kali diterbitkan pada 20 Februari 2003.


4/17

Skala ekonomi di bidang manufaktur chip silikonKebanyakan Ars pembaca sudah tahu bahwa chip dipotong dari wafer silikon, jadi saya akanmemulai diskusi kita pada saat ini dalam proses manufaktur.Bawah ini, saya telah menyertakanrepresentasi saya wafer bersama gambaran yang sebenarnya dari sebuah wafer chip. (Wafer disebelah kanan adalah 0,13 mikron P4 wafer, rnang cetak milik Intel.)

-.l

Menggunakan kombinasi kimia dan teknik litograf, fitur (transistor, interkoneksi, dll) darimeninggal setiap (atau "chip") yang tergores di atas wafer. Setelah etsa selesai, chip individudipotong dari wafer dan dikemas.Titik-titik kuning pada wafer saya sudah ditarik atas cacat tanda, atau tempat di mana semua fiturwafer terukir tidak akan berfungsi dengan baik. Tak perlu dikatakan, setiap chip yang terjadi telahternkir di salah satu cacat ini tidak akan bekerja dan hams dibuang. Dalam gambar saya, ada enambelas chip terukir dalam wafer, empat di antaranya mengandung cacat. Ini berarti bahwa kita hamsmembuang empat dari enam belas, atau sepenuhnya seperempat dari chip pada wafer ini. Jika waferini mewakili semua wafer yang diproduksi proses produksi kami dan kami secara konsisten hamsmembuang seperempat dari hasil kami, maka cacat ini akan menaikkan biaya.Tanpa membuat pernbahan drastis dan mahal untuk proses fabrikasi yang ada, ada dua cara yangj elas untuk memotong kembali pada jumlah chip kita hams membuang, sehingga meningkatkanhasil kita dari tingkat saat ini dari 75%. Cara pertama adalah untuk terns memperbaiki danmengoptimalkan proses kami dalam rangka untuk mengurangi jumlah cacat per inci persegi disetiap wafer.Tapi sebelum aku melompat ke diskusi tentang penurnnan kepadatan cacat, aku hamsmengambil waktu untuk mengatur dua parameter dasar dari skenario manufaktur semikonduktoryang saya gambarkan.Ekskursus: wafer ukuran dan fitur ukuranKetika pembuat semikonduktor chip yang membangun sebuah pabrik fabrikasi barn, biasanya Andaakan melihatnya dilaporkan di dalam pers menggunakan dua angka: ukuran wafer dan ukuranfitur. Ukuran wafer adalah diameter dari wafer yang digunakan dalam proses manufaktursemikonduktor. Untuk fasilitas fabrikasi yang diberikan (atau "keren") ukuran wafer adalah tetap,karena akan biaya begitu banyak uang untuk memperlengkapi kembali proses fab keselurnhanuntuk ukuran wafer barn yang Anda mungkin juga membangun fab yang sarna sekali barn.Seperti yang Anda duga, semakin besar ukuran wafer, semakin baik, karena Anda dapatmemproduksi chip dalam batch yang lebih besar. Namun, wafer memiliki properti yang sangatspesifik yang membuat produsen dari membuat mereka sewenang-wenang besar. Karena cara wafer


5/17

dibuat, cacat jauh lebih mungkin terjadi dekat tepi wafer dari dekat pusat. Jadi jumlah cacatmeningkat saat Anda bergerak ke arah luar dari pusat wafer. Jadi kemajuan teknologi waferdiarahkan pembesaran bahwa "sweet spot" di pusat wafer. Sebagai pembuat semikonduktor menjadilebih baik dan lebih baik memperbesar sweet spot, mereka mampu membangun generasi-generasiBeatles dengan ukuran wafer yang lebih besar. Yang 8086 itu diproduksi pada wafer berdiameter50mm, sedangkan Beatles terbaru yang dibangun oleh Intel menggunakan wafer 300mm.Ukuran fitur ukuran fitur terkecil yang peralatan fab bisa etch ke permukaan wafer.Jadi, ketika Andamendengar bahwa P4 telah pindah ke sebuah "proses 13 mikron," berarti bahwa fitur terkecil yangfab baru P4 bisa etch adalah 13mikron di seluruh. (Perhatikan bahwa singkatan untuk mikronadalah karakter mu Yunani, yang biasanya ditulis sebagai "u" dalam set karakter ASCII standar. Jadi"13 mikron" ="13u".) Sebuah fitur bisa kawat, transistor, atau beberapa komponen lain sepertisirkuit. Anda biasanya akan melihat istilah "ukuran fitur" dan "ukuran transistor" digunakan secarabergantian, karena fitur yang paling penting pada sebuah sirkuit terintegrasi adalah transistor. Para8086memiliki fitur ukuran 3u, ukuran fitur Pentium adalah 0.8u, dan ukuran fitur Pentium 4 saat inisedang di 0,13. Beatles bahwa Intel saat ini sedang membangun dapat ukuran fitur etch dari0.09u.Seperti ukuran wafer, ukuran fitur untuk fab diberikan juga tetap untuk kehidupan keren, karenaseluruh fab dirancang untuk memproduksi chip dengan ukuran fitur tertentu. Saya akan berbicaralebih banyak tentang fitur ukuran selama artikel ini, tetapi untuk sekarang itu cukup untukmenunjukkan bahwa itu parameter tetap untuk fab tertentu, dan karena itu tidak berubah.Contoh berikut mengasumsikan tunggal, negara-of-the-art-fab dengan ukuran wafer tetap dan fiturukuran tetap.Membuat prosesor sederhanaSebelum ekskursus di atas, saya mengatakan bahwa ada dua cara yang relatif mudah untukmeningkatkan hasil, salah satunya adalah untuk mengurangi jumlah cacat pada setiap wafer. JikaAnda membaca ekskursus maka Anda tahu bahwa jika kita ingin meningkatkan hasil dari sebuahkeren yang ada, ada dua hal yang tidak dapat kita lakukan: meningkatkan ukuran wafer dan / ataumengurangi ukuran fitur. Ada parameter lain yang kita dapat menyesuaikan, meskipun, yang akanmemungkinkan kami untuk meningkatkan hasil tanpa membuat perubahan sarna sekali untuk fab,parameter yang adalahjumlah chip yang kita etsa pada wafer masing-masing.Mari kita mundur sejenak dan berpura-pura bahwa itu 1975, dan kami telah bertugas denganmemproduksi CPU dasar dari tipe yang diuraikan dalam artikel saya yang berjudul "MemahamiMikroprosesor itu: Bagian 1." Secara khusus, kami ingin membangun prosesor dijelaskan padahalaman ini, yang memiliki empat komponen dasar: unit kontrol, dan unit I/O, register, dan unitaritmatika logika (ALU). Kami telah menentukan bahwa pelaksanaan terbaik dari prosesor iniadalah sebagai rangkaian berisi total 10.000 transistor. Kebetulan yang diberikan kemampuankhusus kita fab (kami akan menyebutnya Fab I), setiap chip individu dalam wafer 16-chip yangdigambarkan di atas dapat menampung hingga 12.000 transistor. Ini berarti bahwa kita dibayangkanbisa muat seluruh prosesor pada satu chip sebagai salah satu, besar, kompleks, silikon-terukir desainsirkuit. (Dalam desain prosesor berbicara, adalah "transistor menghitung" dan "kompleksitas"praktis sinonim Sebuah sirkuit dengan banyak transistor adalah kompleks, sementara beberapasirkuit dengan sederhana..)


6/17

Jika kita memilih agar sesuai dengan prosesor keselurnhan pada satu chip, kami akan harnsmenghadapi kenyataan bahwa kita akan membuang seperempat dari hasil kita karena cacat. Itubanyak silikon terbuang, dan kami tahu kami bisa berbuat lebih baik. (Sebenarnya, di dunia nyatahal 75% adalah hasil yang cukup terhormat. Tapi bernang dengan saya untuk kepentingan contoh.)Pilihan lain akan menerapkan prosesor, yang mernpakan salah satu sirkuit kompleks besar, karenaempat chip terpisah kira-kira sarna ukuran / kompleksitas (~ 2.500 transistor per chip) yangterhubung bersama-sama pada papan sirkuit cetak (PCB).

Mengapa kita ingin menggunakan empat chip yang lebih kecil untuk membuat prosesor bukanhanya satu satu besar? Lihatlah gambar berikut, yang menunjukkan wafer yang sarna dengan polacacat yang sarna. Sekarang, bagaimanapun, wafer memiliki empat kali lebih banyak chip (atau 64chip total), masing-masing dapat berisi hingga seperempat jumlah transistor (transistor atau 3.000total) sebagai asli wafer kami enam belas-chip.

Dengan enam puluh empat chip per wafer, masih ada empat chip yang rnsak yang harns dibuang.Tapi karena sekarang setiap wafer menghasilkan empat kali lebih banyak chip hasil keselurnhankami telah naik dari 75% menjadi 94% - perbaikan yang ditandai. Dengan membuat chip individuyang lebih kecil, kita dapat mengukir wafer silikon dalam cara yang membatasi jumlah silikonterbuang disebabkan oleh cacat tunggal.Kelemahan ini desain prosesor empat-chip bahwa kemasan setiap chip individu biaya jumlah non-sepele. Bahkan, selurnh titik menggunakan "sirkuit terpadu" adalah bahwa banyak sirkuitmengintegrasikan komponen pada sebuah keping silikon memungkinkan kita biaya yang lebihrendah dengan mengurangi jumlah kemasan dan lainnya papan-tingkat logika yang lain akandiperlukan untuk membangun sirkuit yang sarna dari komponen terpisah pada PCB. Denganbergerak dari desain single-chip untuk desain empat-chip, kita sudah sekitar empat kali lipat biayakemasan. Pada akhirnya, analisis kami memberitahu kita bahwa pada saat kita memperhitungkanbiaya kemasan meningkat seiring dengan biaya PCB yang empat chip akan beristirahat, biayadesain empat-chip sebagai banyak untuk membuat sebagai desain chip tunggal . Dengan kata lain,kemasan dan biaya integrasi tingkat papan terkait dengan bangunan prosesor sebagai empat chipyang terpisah bernbah menjadi setinggi biaya harns membuang seperempat dari hasil desainprosesor chip tunggal.


7/17

Rebalancing semua variabelApa yang sekarang kita harus dilakukan adalah kembali ke papan gambar dan menyeimbangkankembali semua variabel - jumlah chip per wafer, hasil, dan biaya tambahan yang melekat dalamsolusi multi-chip - untuk datang dengan jumlah yang optimal , ukuran dan kompleksitas chipindividu dalam desain prosesor kami yang membuat untuk biaya terendah prosesor secarakeseluruhan.Dengan kata lain, di antara ekstrem dari desain single-komponen yang sangatterintegrasi namun boros yang menempatkan semua 10.000 transistor pada satu chip besar /kompleks dan desain multi-komponen kurang terintegrasi tapi lebih mahal yang mendistribusikantransistor antara empat chip kecil / sederhana diikat bersama-sama pada PCB, ada beberapa chipdan tingkat kompleksitas per chip yang biaya setidaknya untuk membuat? Pada akhirnya, kitamencoba untuk memutuskan cara paling efektif dan paling boros untuk partisi 10.000 transistordalam desain prosesor kita di antara satu atau lebih chips. Apa tingkat integrasi memberikan kitapaling bang untuk uang kita?

Pada gambar di atas, bar biru merupakan biaya yang berkaitan dengan hasil rendah. Jadi, sebuah baryang lebih tinggi=biaya yang lebih tinggi=hasil buruk, dan sebuah bar yang lebih rendah=biayayang lebih rendah =hasil yang lebih baik. Demikian pula, bar merah mewakili biaya kemasan.Sehingga Anda dapat melihat bahwa sebagai biaya yang terkait dengan hasil yang buruk naik, biayakemasan turun, dan sebaliknya.Mari kita mengatakan bahwa insinyur kami melakukan matematika, dan mereka mengetahui bahwatingkat optimal integrasi yang Bests saldo biaya kemasan dengan hasil yang dapat dicapai denganmenggunakan wafer 36-chip. Jika setiap chip pada wafer enam belas-chip bisa menampung hingga12.000 transistor, maka dengan asumsi wafer yang sarna dan ukuran fitur setiap chip pada wafer 36-chip dapat menampung sekitar 5.333 transistor.

-=. .

+~ II


8/17

Dengan membelah 10.000 prosesor desain kami di dua transistor-transistor yang terpisah 5.000chip, maka kita dapat membuat pekerjaan wafer 36-chip.

Sekali lagi, empat dari chip yang rusak, tetapi dengan tiga puluh enam chip per wafer hasil kamiadalah 89% terhormat. Tidak sebagus 96%, tapi cukup dari peningkatan lebih dari 75% untukmembuat desain dua-chip berharga.

g.. .

Dalam gambar di atas, hasil dan biaya kemasan menyeimbangkan untuk memberikan biayaterendah secara keseluruhan.


9/17

Untuk jumlah titik contoh ini: kerapatan cacat proses manufaktur kami, dalam kombinasi dengankemasan dan papan-tingkat biaya integrasi, mendikte bahwa 5.333 transistor per chip adalahtingkat optimal kompleksitas untuk komponen biaya minimum untuk ini keren tertentu, denganukuran wafer tertentu, ukuran fitur, dan biaya kemasan. lni adalah jumlah bahwa Moore, dalamkutipan "Biaya dan kurva" dengan yang saya mulai bagian ini, diperkirakan akan berlipat gandasetiap tahun atau sehingga kemajuan dalam memimpin fabrikasi teknologi untuk pembangunantahunan barn, negara-of-the-art Beatles .Mari kita melihat sebuah grafik yang menunjukkan bagaimana skala ekonomi dalam pekerjaanintegrasi untuk fab hipotetis kami:

m~~ 1~1 ~_"""",!! __ ~I-~_-~ - . ~ 1 '0 1 @ 1

NJmb~r~rCQln~nEliI tspernl.e~ra~dlGiooult

Perhatikan bagaimana biaya papan-tingkat integrasi dan kemasan chip menjaga biaya tinggi untuktingkat rendah integrasi (misalnya empat-chip desain CPU kita). Seperti kita mengkonsolidasikanlebih banyak dan lebih dari komponen sirkuit ke satu mati, kami dapat mengurangi biaya kemasandan dengan demikian mengambil keuntungan dari integrasi ekonomi dari skala. Oleh karena ituarah kurva biaya integrasi biaya / mulai mencelupkan ke bawah dengan meningkatnya integrasi.Namun, di beberapa titik efek dari tendangan cacat kepadatan dan sampah hasil kita; ini mulaimendorong biaya segera kembali.Untuk setiap keren dengan ukuran wafer yang diberikan dan ukuran fitur yang diberikan, kita inginmenemukan titik terendah pada kurva biaya / integrasi - titik di mana kita masih dapat menikmatimanfaat pemotongan biaya integrasi dan masih mendapatkan hasil yang dapat diterima. Dalamcontoh kita, ini titik minimum terjadi menjadi 5.333 transistor per chip. Dan apakah kitamembangun fab barn dengan wafer yang lebih besar, ukuran fitur yang lebih kecil dan cacat lebihsedikit per wafer, Moore menunjukkan bahwa kita cukup mungkin berharap untuk dapatmelakukannya dengan cara yang ganda nomor ini.


10/17

Abstraksi biaya / integrasiSekarang mari kita lihat Moore "Biaya dan kurva" grafik asli, yang dirujuk dalam tanda kurungdalam kutipan di awal artikel ini:

I~

, ~

'1IUMBER 0F 'oor. ~()'.Ill::t.rrS ~l1;fI i'"T~;RAT~ I;)C D l c u n

Perhatikan bagaimana perut biaya / integrasi dips kurva yang lebih rendah setiap tahun sebagaiBeatles baru yang dibangun dengan menggunakan teknologi proses terbaru. lni adalah pawaitahunan bawah titik ini kurva terendah bahwa Moore paling tertarik dan yang benar-benarbertanggungjawab atas fenomena sosial / psikologis / industri yang adalah "Hukum Moore."Pada akhirnya, jumlah transistor per chip yang membentuk titik terendah dari kurva setiap tahun iniadalah kombinasi dari beberapa faktor utama (dalam urutan penurunan dampak):Jumlah maksimum transistor per inci persegi, (atau, secara bergantian dimasukkan, ukurantransistor terkecil yang dapat etch peralatan kami), Ukuran wafer Rata-rata jumlah cacat per incipersegi, Biaya yang berkaitan dengan memproduksi beberapa komponen (biaya kemasan yaitu,biaya mengintegrasikan beberapa komponen ke PCB, dll) Perbaikan dalam teknologi chipmakingfokus pada semua faktor ini dalam rangka untuk membawa kita tingkat yang lebih tinggi integrasidengan biaya rendah.Pada bagian berikutnya dari artikel, kita akan berbicara tentang berbagai halyang dapat kita lakukan dengan tingkat integrasi yang lebih tinggi.Lebih kecil, lebih murah, lebih dapat diandalkan, dan di mana sajaPada titik ini saya harus kembali ke grafik di awal artikel, tradisional "Hukum Moore" grafik yangmenunjukkan kepadatan transistor dua kali lipat setiap tahunnya. Grafik ini penting karenamenunjukkan faktor utama - ukuran fitur menyusut - mengemudi kurva biaya / integrasi ke bawah.Dengan kata lain, grafik ini memberikan latar belakang untuk biaya / grafik integrasi, menunjukkansalah satu faktor yang membuatnya berfungsi. Sangat penting untuk memahami bahwa kurva biaya /integrasi adalah salah satu yang Moore paling tertarik, karena kurva ini yang lebih lengkapmengungkapkan tren yang akan mengarah pada jenis murah, daya komputasi dimana-mana bahwaMoore diprediksi bakal mengubah cara kita hidup dan bekerja. Bahwa biaya rendah danketersediaan luas adalah kepeduliannya terbukti dalam kartun ia ditempatkan di bagian atas halaman3 dari kertas.


11/17

Kartun ini menunjukkan seorang salesman menjajakan komputer komoditas kecil dari jenis yangsarna kios yang tetangganya gunakan untuk kosmetik dan barang-barang lainnya elang lain- lain.Baik atau kertas kartun menawarkan sesuatu seperti visi "komputasi kinerja tinggi" bahwa sekarangkita hubungkan dengan Hukum Moore. Tidak disebutkan dalam makalah Moore simulasi, enkripsi,atau salah satu dari segudang aplikasi yang lain angka sirkuit terpadu telah merevolusi. Di belakang,kita dapat melihat bahwa kinerja komputasi meningkat tersirat dalam tren Moore melihat, namunperhatian sendiri adalah untuk menunjukkan bahwa sirkuit elektronik dari semua jenis akanmemiliki biaya yang lebih rendah, keandalan yang lebih tinggi, dan bola aplikasi yang lebih luasjika mereka dapat terintegrasi ke irisan kecil dari silikon.Abstraksi biaya / integrasiSebelum saya beralih ke topik barn, saya harus menunjukkan sesuatu tentang biaya Moore / grafikintegrasi yang mudah diabaikan. Dalam contoh di atas, kurva biaya / integrasi yang kamikembangkan itu khusus untuk keren khusus kita, dengan ukuran wafer, ukuran fitur, dan kepadatancacat. Beatles dibangun oleh pembuat semikonduktor lainnya akan memiliki kurva sendiri,berdasarkan keterangan dari masing-masing proses. Apa kurva pada grafik mewakili Moore,kemudian, adalah sebuah abstraksi, atau semacam rata-rata dari kurva dari Beatles yang berbedayang mewakili keadaan seni pada suatu tahun tertentu.Bahkan meskipun mereka abstraksi dari negara tahunan dari seluruh industri, kurva Moore masihbekerja karena beberapa faktor utama, yang paling penting dari yang tercantum di atas, merupakankendala dalam setiap orang pada umumnya beroperasi. Mengapa industri-Iebar keseragaman faktorini? Pertama, kebutuhan dasar dari semua pembuat semikonduktor untuk tetap kompetitif denganmenjaga biaya mereka / kurva integrasi sebanding dengan pesaing mereka berarti bahwa perbaikandalam faktor-faktor ini diterapkan dalam setiap Beatles barn dibangun. Kedua, membangun Beatlesbarn dengan fitur barn dan ukuran wafer biaya banyak uang sehingga tak seorang pun inginmelakukannya sebelum benar-benar diperlukan untuk mempertahankan daya saing. Tapi ketika satuperusahaan membangun fab barn atau kelompok Beatles dengan ukuran fitur yang lebih kecil, oranglain merasakan tekanan untuk bergerak maju, juga.Inilah sebabnya mengapa analis dapat berbicarasecara umum tentang "transisi ke ukuran 0,13 mikron fitur" atau "transisi ke ukuran wafer 300mm"sebagai sesuatu yang terjadi sekaligus seluruh industri.Pada akhirnya, semua faktor yang tercantum di atas, tidak hanya menyusut ukuran fitur, perludiingat ketika berpikir dan berbicara tentang Hukum Moore.Menempatkan kepadatan transistordalam konteks yang tepat biaya mereka / integrasi dapat menjaga kita dari salah membaca HukumMoore dan dampaknya pada mikroprosesor, memori, dan sirkuit terpadu lainnya. Bagianselanjutnya akan menguraikan beberapa efek tersebut, khususnya yang berkaitan denganmikroprosesor.


12/17

Ekskursus: angka dalam contoh saya palsuJika Anda berhenti dan melakukan matematika, Anda akan melihat bahwa 16 chip / wafer x 12.000transistor / chip=192.000 transistor / wafer. Jika setiap wafer adalah 2 inci (~ 50mm) di diameter,yang jauh lebih kecil daripada inci ~ 12 (300mm) wafer digunakan hari ini, tapi tentang ukuranyang tepat untuk 1975, kemudian dengan cara saya memiliki chip diletakkan dalam kotak yangsempurna ini menghasilkan ukuran mati 312mm /\ 2. Ukuran mati adalah terlalu besar untuk era ini,tapi tentang tepat untuk Pentium asli. Ini berarti bahwa baik transistor saya sangat besar atau merekasia-sia tersebar di seluruh chip.Perhatikan bahwa jika mantan itu benar, ukuran fitur untuk chip sayaakan lebih dari 100 mikron, tentang urutan besarnya lebih besar dari 6 mikron ukuran fitur dilihatpada tahun 1974dan 3 ukuran fitur mikron dilihat pada tahun 1976.Singkatnya, sebagian besar nomor saya di bagian ini (jumlah chip per wafer, jumlah transistor perchip, dll) yang cukup banyak benar-benar palsu dan melakukan lebih untuk tujuan ilustratif. 10.000transistor untuk prosesor sederhana adalah tidak terlalu buruk untuk 1975, tapi 16 chip per waferjauh terlalu rendah. Dekat dengan 100 chip per wafer akan lebih sesuai dengan realitas.Jika Anda ingin bilangan real, halaman ini memiliki tabel yang menunjukkan perkembangan garisprosesor Intel dalam hal jumlah transistor dan ukuran fitur minimum. Halaman ini juga memilikiinformasi rinci, dan memberi Anda mati ukuran untuk sebagian besar model yang terdaftar.Bagian II: Pengaruh Hukum MooreDalam bagian ini artikel yang saya ingin fokus pada efek perbaikan dalam biaya / integrasi,khususnya dalam hal kemajuan dalam ukuran fitur. Untuk membantu diskusi kita, saya pertama kaliakan memperkenalkan tipe baru diagram. Pada gambar di bawah ini, saya telah membagi mati CPUke blok persegi transistor.

Jika kita mengambil chip di bawah ini untuk menjadi implementasi chip tunggal dari 10.000-transistor prosesor kami dari Bagian I, kemudian masing-masing 36 kotak akan memiliki,katakanlah, 300 transistor di dalamnya.

Sebagai bagian ini berkembang, saya akan menyusut dan / atau memperluas ukuran kotak untukmenggambarkan menyusut dalam ukuran fitur. Demikian pula, saya akan menambahkan kotak baruuntuk menggambarkan peningkatan jumlah transistor pada mati.


13/17

Salah satu pilihan untuk ukuran fitur yang lebih keeil: fungsionalitas tambahanUntuk melanjutkan contoh dari bagian sebelumnya, katakanlah kita membangun sebuah merek barnkeren, disebut Fab II, dengan ukuran wafer yang sarna dan kepadatan cacat yang sarna, namun duakali lipat densitas transistor Fab 1. Hal ini akan memungkinkan kita untuk menempatkan selurnhprosesor kami pada sebuah chip tunggal dengan menggunakan 36-chip wafer yang sarna yang kitasebelumnya digunakan untuk membuat versi dua komponen. Masing-masing dari 36 chip sekarangakan mampu menampung 10.666 transistor, yang cukup untuk 10.000-transistor prosesorimplementasi kami. Menggandakan densitas transistor memungkinkan kita terns menghasilkan yangsarna sekaligus memotong biaya kemasan kami di setengah, karena pas dua kali transistor dalamjumlah yang sarna rnang berarti kita tidak lagi perlu untuk mengimplementasikan prosesor sebagaidua, komponen secara terpisah dikemas.Menempatkan fungsionalitas lebih ke dalam jumlah yang sarna rnang mati adalah salah satu carayang paling terlihat bahwa Hukum Moore telah dieksploitasi. Pada kenyataannya, ini adalah salahsatu dari dua hal yang kebanyakan orang di pers bicarakan ketika mereka mengatakan hal-halseperti, "ganda Hukum Moore daya komputasi" setiap 18-24 bulan. (Yang lain dari ini adalahpeningkatan kecepatan clock, yang akan kita bahas dalam beberapa saat.) Jika Anda membacaartikel saya pada isu RISC vs CISC, Anda akan ingat bahwa aku diuraikan tren historis menujutingkat yang lebih tinggi integrasi dalam prosesor desain. Cerita saya dimulai dengan prosesor awalseperti yang di contoh kita, yang diimplementasikan sebagai beberapa chip pada papansirkuit.Hukum Moore akhirnya diizinkan semua bagian dari CPU (register, ALU, dll) untukditempatkan pada single die. Tahap berikutnya dalam pembangunan adalah penambahanfungsionalitas lebih, dalam bentuk lebih banyakjenis unit eksekusi. Misalnya, di 286 - dan 386-x87PC berbasis sistem Intel floating-point hardware ada chip terpisah pada motherboard. 486DXmembawa hardware yang di-mati. Demikian pula, SIMD hardware mulai di beberapa workstationsebagai chip terpisah, dan kemudian pindah on-chip ketika Sun memperkenalkan VIS ke barisUltraSPARC. Dan tentu saja, kita tidak bisa melupakan penambahan ALU kedua untuk Pentium,prosesor superscalar sehingga pertama Intel.Mendorong contoh kita lebih jauh, mari kita berkata bahwa kita telah membangun sebuah kerenbahkan lebih barn, Fab III, dengan densitas transistor lebih tinggi.Karena selurnh prosesor kitasudah pada satu chip, kita sekarang dapat mempertimbangkan memperluas kemampuannya denganmenambahkan fungsionalitas lebih ke dalam bentuk perangkat keras floating-point. Diagram berikutmenunjukkan integrasi barn floating-point perangkat keras eksekusi, serta barn register floating-point, ke dalam jumlah yang sarna rnang mati sebagai CPU dasar yang dihasilkan oleh Fab II:

Selain floating-point dan SIMD hardware, cache L1 juga pindah-mati dalam prosesor palingmodern. Dan dalam kebanyakan kasus, cache L2 telah pindah-mati, juga. Pada beberapa titik disekitar penambahan L1 cache, menjadi jelas bahwa Hukum Moore telah memberikan desainer CPUlebih banyak transistor per inci persegi daripada mereka tahu apa yang hams dilakukan dengan. Jadimasalah yang dihadapi insinyur perlahan-lahan bernbah dari, "bagaimana saya biaya yang palingefektif cocok untuk semua transistor yang saya butuhkan untuk desain saya ke jumlah terkecil chip"untuk "bagaimana cara terbaik mengambil keuntungan dari besar transistor fab saya per-chipanggaran. "


14/17

Saya sudah menunggu sampai titik ini dalam artikel untuk menggunakan "anggaran transistor"panjang karena saya ingin mempekerjakan pergeseran dalam kosa kata untuk mengkomunikasikanpergeseran pemikiran yang telah mulai terjadi. Anggaran transistor melonjak telah menciptakan satuset barn tantangan desain prosesor, sebagian besar berpusat di sekitar apa yang bisa dan hamsdiletakkan pada-mati. Saya katakan "bisa dan hams," karena pada titik ini tidak lagi jelas bagaimanaterbaik untuk menggunakan peningkatan integrasi untuk meningkatkan kinerja pada dunia nyatakode. Tapi aku akan mencakup isu-isu ini secara lebih rinci dalam bagian terakhir dari artikel ini,jadi biar tidak maju dari diriku sendiri.Eksekusi superscalar, on-die floating point hardware dan on-die hardware SIMD semuamemberikan contoh penambahan fungsionalitas meningkatkan kinerja ke proses or mati. Jadi tidakhanya memiliki penambahan fungsionalitas untuk mati proses or penurnnan biaya kemasan, tetapijuga secara signifikan meningkatkan kinerja prosesor. Fakta ini, lebih dari apa pun, yangbertanggung jawab atas kesalahan persepsi gigih bahwa Hukum Moore hanya sekitar "kinerjakomputasi." Hal ini dapat tentang kinerja, tetapi, seperti akan kita lihat pada dua bagian berikutnyadari artikel, tidak hams.Mengurangi ukuran matiPenurnnan kepadatan transistor dari Fab Fab II ke III akan mampu kita pilihan lain di sampingpenambahan fungsionalitas lebih ke jumlah yang sarna rnang mati. Sebaliknya, kita hanya bisamengurangi ukuran mati proses or kami.Manfaat yang paling penting dari ukuran mati berkurang, selain dari hasil meningkat yang kamidapatkan dari wafer kami, berasal dari kenyataan bahwa silikon kurang per keping berarti konsumsidaya yang lebih kecil per keping.Berikut adalah diagram yang menunjukkan dua versi yang berbedadari prosesor dasar kita, satu dengan fitur yang lebih besar dan ukuran mati, dan satu dengan fituryang lebih kecil dan ukuran mati.

Mengabaikan bar frekuensi untuk saat ini, saya sudah mencoba untuk menggambarkan dengan carayang sangat umum prinsip dasar bahwa konsumsi daya chip adalah langsung terkait dengan ukuranmati nya. Yang lebih milimeter persegi silikon yang menempati desain, semakin besar kekuatanmengkonsumsi.Oleh karena itu penurnnan ukuran fitur dapat langsung diterjemahkan ke dalampenurnnan konsumsi daya, karena chip yang lebih kecil adalah sebuah chip yang lebih efisienenergi.


15/17

Sangat penting untuk dicatat bahwa kemasan lebih banyak transistor ke dalam unit yang sarna ruangmeningkatkan kepadatan daya dari chip tersebut, karena ada lebih sirkuit elektronik bekerja jauhdan kekuasaan mengkonsumsi dalam jumlah yang sarna ruang. Namun, menyusut ukuran matiadalah lebih dari cukup untuk mengkompensasi efek peningkatan daya kepadatan di atas semuadisipasi daya chip.Sekarang, saya mengatakan ukuran die lebih kecil dapat berarti lebih sedikit daya, karena konsumsidaya yang rendah bukan satu-satunya pilihan bahwa penurunan ukuran mati affords. Konsumsi dayajuga terikat langsung ke frekuensi clock prosesor tersebut. Karena semua overclocker tahu,kecepatan clock yang lebih tinggi membutuhkan daya lebih. Jadi jika Anda mengurangi ukuran matichip tetapi tidak memiliki kepentingan dalam melihat konsumsi daya berkurang, maka sebagaigantinya Anda dapat menjalankannya pada frekuensi yang lebih tinggi untuk jumlah yang sarnakekuasaan.

Singkatnya, mengurangi ukuran fitur memberi kita dua pilihan: satu adalah untuk menambahkanfungsionalitas lebih (atau kompleksitas) ke mati dan yang lain adalah untuk mengurangi ukuranmati sambil menjaga fungsi yang sarna / kompleksitas. Haruskah kita memilih untuk mengurangiukuran mati prosesor, hal ini memberi kita dua pilihan lebih lanjut: meningkatkan kecepatan clockprosesor atau lebih rendah disipasi daya (atau beberapa kombinasi dari kecepatan clock meningkatdan disipasi daya yang rendah).Frekuensi dan disipasi daya: peringatan dan nuansaTinjauan atas adalah ditujukan untuk memberikan Anda merasa sangat umum untuk hubunganantara ukuran mati, ukuran fitur, konsumsi daya, dan frekuensi.Ada banyak, banyak lagi faktor yangmempengaruhi bagaimana hal ini berinteraksi, tetapi untuk menjelaskan mereka semua akanmembutuhkan artikel lain lebih lama daripada yang sekarang. Namun, saya harus memperjelasgambar di atas dengan menunjukkan bahwa Anda tidak perlu harus mati penurunan ukuran dalamrangka untuk meningkatkan frekuensi operasi.Perbaikan dalam produksi wafer silikon, menurunkanfitur ukuran, teknologi daya pada-chip manajemen, perbaikan dalam tata letak sirkuit, dan jenis laindari kemajuan teknik memungkinkan untuk meningkatkan frekuensi prosesor meningkat bahkanketika ukuran mati.Bahkan, mati ukuran untuk CPU telah naik tipis pada tingkat ~ 7% per tahun sejak 1970, bahkanseperti kecepatan clock telah melalui atap. Hal ini terutama karena, ketika diberi pilihan antaramenambahkan fungsionalitas untuk chip dan membuatnya lebih hemat daya, desainer CPU selalu,sampai sangat baru-baru ini, memilih fungsionalitas tambahan. Dalam keluarga prosesor tertentu,seperti PIlI atau G4, misalnya, fitur ukuran menyusut sering mengarah ke mati menyusut danpenurunan disipasi daya. Tapi ketika desainer prosesor harus duduk untuk memetakan CPU generasiberikutnya, mereka berpikir historis bukan dari Watt tapi MIPS (jutaan instruksi per detik). Danmeningkatkan MIPS selalu berarti menemukan cara terbaik untuk memanfaatkan anggarantransistor meningkat.


16/17

Yang sering terjadi dengan desain CPU barn adalah bahwa arsitek yang menambahkanfungsionalitas sehingga balon ukuran mati luar walau pun berkurang dalam ukuran fitur. Untukmemahami bagaimana ini bisa terjadi, penting untuk mengingat titik ekskursus pertama 'tentangpeningkatan yang stabil dalam ukuran wafer dan penurnnan kepadatan cacat. Meningkatkan jumlahchip per wafer bukan satu-satunya cara untuk memanfaatkan peningkatan ukuran wafer. Anda jugadapat hanya membuat semua chip yang lebih besar, sehingga jumlah chip per wafer tetap sarnabahkan sebagai wafer semakin besar. Jika kerapatan cacat menurnn bersamaan, maka hasil tetapsarna.Hasil akhirnya adalah bahwa penurnnan ukuran fitur tidak satu-satunya faktor yang memungkinkanAnda untuk pak transistor lebih ke satu chip - meningkatkan ukuran wafer bekerja dengan baik, jikaAnda bersedia untuk membuat setiap chip yang lebih besar dan lebih haus kekuasaan.Tidak mengherankan, konsumsi daya prosesor 'telah meningkat bersama dengan ukuran matimereka. Selanjutnya, karena kepadatan transistor meningkat, kerapatan daya telah meningkat juga.Hasil akhir dari kombinasi peningkatan kerapatan daya dan meningkatkan ukuran mati berartibahwa CPU yang cepat menabrak "dinding kekuasaan."

Bagian III: Masa depan Hukum MooreJika kita mengambil sebagai mengingat bahwa Hukum Moore akan terns tahan selama satu dekadelagi, maka kita dapat bertanya tentang kendala besar yang akan membentuk masa depan bagaimanameningkatkan kepadatan transistor dieksploitasi oleh vendor sis tern di berbagai pasar. Ada tigakendala utama yang segera muncul dalam pikiran saya, dan saya akan membahasnya dalam bagianterakhir ini.Kendala pertama adalah "kekuatan dinding" yang disebutkan di atas. Kerapatan daya tidak bisaterns meningkat tanpa batas. Pada titik tertentu, pendinginan aktif akan diperlukan untuk semuadesain CPU barn jika arsitek melanjutkan kursus ini mereka menambahkan fungsionalitas lebih danlebih untuk single die.Selanjutnya, pendinginan aktif sendiri mengkonsumsi daya, sehingga hal iniakan memperburuk masalah dengan konsumsi daya yang sudah mulai menyebabkan sakit kepala diindustri.Produsen semikonduktor saat ini mencoba berbagai pendekatan yang bertujuan untuk menurnnkankerapatan daya dan disipasi daya dalam sirkuit terpadu, dan fakta ini mernpakan daerah utamapenelitian dalam industri sekarang. Tapi salah satu pernbahan yang sudah mulai terjadi adalahbahwa sistem vendor yang memilih untuk memanfaatkan Hukum Moore tidak denganmenambahkan fungsionalitas lebih ke chip masing-masing tapi dengan membuat chip yang lebihkecil yang dapat bersekongkol melawan bersama-sama melalui papan-tingkat dan jaringan-tingkatintegrasi. Pemikiran barn di antara beberapa vendor, terntama IBM, adalah bahwa kelompok yanglebih kecil, sederhana, murah, chip lebih hemat energi dikelola melalui kombinasi perangkat lunak Iperangkat keras yang dapat melakukan alokasi sumber daya yang dinamis menawarkan alternativeyang unggul ke "lebih besar, lebih cepat, lebih panas "chip tunggal paradigma bahwa industri secarahistoris telah beroperasi di bawah.Untuk kembali ke biaya Moore I kurva integrasi untuk sesaat, penting untuk dicatat label padasumbu y: "Manufaktur Komponen Biaya Relatif I. " Saya menekankan kata "manufaktur," karenakurva Moore tidak memperhitungkan biaya yang berkaitan dengan sistem-tingkat, integrasi danpemeliharaan sehari-hari. Setelah tiga terakhir jenis biaya yang diperhitungkan, tingkat integrasirendah (= kepadatan transistor lebih tinggi + chip individu yang lebih kecil) mulai terlihat jauh lebihmenarik bagi pernsahaan-pernsahaan seperti IBM yang berada dalam bisnis penjualan yang lengkapsoftware-hardware sistem (atau " vertikal solusi "). Sekali lagi, penting untuk mengakui bahwaparadigma komputasi terdistribusi mernpakan cara alternatif untuk memanfaatkan HukumMoore.Kepadatan transistor menyusut adalah apa yang memberikan kekuatan chip lebih kecil, lebihmurah, dan lebih rendah dengan jumlah yang sarna kinerja sebagai besar mereka, lebih mahal,


17/17

pendahulu lapar lebih kekuasaan. Jadi pernsahaan yang memutuskan untuk menginstal rakberkernmun "blade" server di tempat salah satu bagian monolitik perangkat keras server ini tidakberarti "memilih keluar dari Hukum Moore." Mereka hanya memilih untuk mengambil keuntungandari itu dalam cara yang berbeda.Kendala kedua yang akan membentuk cara Hukum Moore diterapkan adalah dataran tinggi saat inipermintaan untuk tenaga kuda lebih banyak jumlah angka.Hal ini sering mengatakan bahwa bisnisyang paling dan aplikasi konsumen, dengan pengecualian beberapa permainan, akan berjalan cukupbaik pada sistem PIlI 1GHz. Intel telah menginvestasikan sedikit uang dalam penelitian danpengembangan yang bertujuan datang dengan pasar massal menggunakan daya komputasimeningkat, tetapi ada saat ini belum ada "killer app" di cakrawala yang benar-benar menuntut P4terbarn. Harapan terbaik untuk massa-pasar penjualan multi-GHz prosesor desktop terletak padaindustri game, tapi masih hams dilihat jika segmen ini bisa tumbuh cukup cepat untuk membuatpermintaan konsumen yang cukup untuk j enis prosesor yang Intel akan mampu membangun denganBeatles barn 90nm.Firasat saya adalah bahwa efek ini kendala kedua akan sangat dikurangi oleh tren komputasiterdistribusi saya dijelaskan di atas. Ini tidak berarti bahwa orang benar-benar menginginkankekuatan komputasi kurang - mereka hanya ingin kurang dari itu di satu tempat. Alih-alih CPU 200raksasa juta-transistor pada desktop mereka, mereka akan ingin 500 juta transistor tersebar di laptop,desktop, PDA, dan beberapa jenis dpt dipakai. Selanjutnya, mereka akan ingin semua 500 jutatransistor untuk menjadi seperti murah dan energi seefisien mungkin. Ini cara memanfaatkanHukum Moore, kemudian, membawa kita kembali ke visi awal Moore murah, komputasi di mana-mana.Kendala ketiga dan terakhir yang akan membentuk Hukum Moore adalah tantangan terkait denganpencampuran jenis yang berbeda jauh dari sirkuit pada single die. Moore meramalkan masalah inisendiri, tetapi revolusi informasi, dengan nafsu rakus untuk sirkuit digital, terns masalah dipinggiran sampai munculnya sangat barn komputasi mobile. Komputasi mobile menuntut lebihbanyak fungsi ditambahkan ke single die, tapi tidak untuk tujuan meningkatkan kinerja. Sebaliknya,sebuah IC komputasi mobile yang sempuma akan menggabungkan memori nonvolatile, memorivolatile, CPU, dan beberapa jenis kemampuan nirkabel (Bluetooth, 802.11b, 802.11g, GSM, dll)pada single die.Jenis sirkuit yang melaksanakan fungsi masing-masing begitu berbeda sehinggamereka sangat sulit untuk mengintegrasikan pada substrat silikon. Beberapa vendor menghadapitantangan kepala-on dengan mencoba untuk mengintegrasikan mereka tetap, sementara yang lainmencari untuk teknologi kemasan barn yang menggabungkan beberapa chip dengan beberapafungsi ke dalam satu modul. Manakah dari kedua pendekatan akhimya akan menang masih hamsdilihat, tetapi dapat dipastikan bahwa tuntutan aneh dari rnang komputasi mobile akan memilikihanya sebagai banyak dampak pada cara yang Hukum Moore adalah dimanfaatkan sebagai tuntutanserver dan pasar desktop telah memiliki dalam dua dekade terakhir.

Sumber dari :IC Pengetahuan, Sejarah Sirkuit Terpadu Peter Dunn, Semiconductor Manufacturing Intel,Mikroprosesor Panduan Referensi Cepat Intel, Intel Museum: Sejarah Mikroprosesor yang IlkkaTuomi, The Lives dan Kematian Hukum Moore, Pertama Senin, vol. 7, Edisi 11(November2002).

tugas aorkom moorse law

Documents