sistem mikroprosesor - proyek besar penggati mid test
DESCRIPTION
dekoder 16 bit,TRANSCRIPT
SISTEM MIKROPROSESOR TUGAS PROYEK BESAR PENGGANTI MID TEST
NAMA NIM TANGGAL PENYERAHAN DOSEN
: NURLAELI : 5302410018 : 7 Mei 2012 : Drs. Slamet Seno Adi, M.Pd., M.T.
PRODI PENDIDIKAN TEKNIK INFORMATIKA DAN KOMPUTER JURUSAN TEKNIK ELEKTRO FAKULTAS TEKNIK UNIVERSITAS NEGERI SEMARANG 2012
SOAL : 1. Buat Dekoder yang hanya bisa membatasi 8 alamat yaitu: a. 2376 b. 56AC c. 64ED d. 8763 e. 9587 f. 97BC g. A812 h. BBC9 Buat Decoder setiap 4 bit dan buat untuk rangkaian interfacenya.0 0 0 0
F3 F2 F1 F0 2 3 7 6 5 6 A C 6 4 E D 8 7 6 3 9 5 8 7 9 7 B C A 8 1 2 B B C 9
F
F
F
F
PENYELESAIAN: Peta Karnaugh: Untuk F3 : A3A4 A1A2 0 0 0 1 1 1 1 0 1
0 00 4 C 8
0 11
1 13 7 F 9
1 0 1 12 6 E
1D
IV II I
5
1III
1
B
1
A
Keterangan: I: ADDR A B I II : ADDR 5 II III : ADDR 8 9 III IV : ADDR = = = = A1 A2 A3 A4 1 1 0 0 1 0 1 1
= A1A2A3 A1 A2 A3 A4 = 0 1 0 1
= A1A2A3A4 A1 A2 A3 A4 1 1 0 0 0 0 0 1
= A1A2A3 A1 A2 A3 A4
2 6 IV F3
= =
0 0
0 1
1 1
0 0
= A1A3A4
= I + II + III + IV = A1A2A3+ A1A2A3A4 + A1A2A3 + A1A3A4
Untuk F2 : A3A4 A1A2 0 0 0 1 1 1 1 0 1 10 4 C 8 1
0 0
0 1
1 1 1 13 7 F 9
1 02
II v
1D
5
1
6 E A
1
B
III
I
IV
Keterangan: I: ADDR 4 5 I II : ADDR 3 7 = = = = A1 A2 A3 A4 0 1 0 0 0 1
0 1
= A1A2A3 A1 A2 A3 A4 0 0 0 1 1 1 1 1
II III : ADDR 8 III IV : ADDR B IV V: ADDR 6 7 V F2
= A1A3A4 A1 A2 A3 A4 = 1 0 0 0
= A1A2A3 A4 A1 A2 A3 A4 = 1 0 1 1
= A1A2A3A4 A1 A2 A3 A4 = = 0 0 1 1 1 1 0 1
= A1A2A3
= I + II + III + IV + V = A1A2A3+ A1A3A4 + A1A2A3 A4 + A1A2A3A4 + A1A2A3
Untuk F1 : A3A4 A1A2 0 0 0 1 1 1 1 0 1 1
0 00 4 C 8
0 1 11 5 D 9
1 13
1 02
I v II IV
1
7 F
1 1 1
6 E A
1
B
III
Keterangan: I: ADDR 1 I II : ADDR E A II III : ADDR C 8 III IV : ADDR B A IV V: ADDR 6 7 V = = = = = = = = = A1 A2 A3 A4 0 0 0 1
= A1A2A3A4 A1 A2 A3 A4 1 1 1 1 0 1 0 0
= A1A3A4 A1 A2 A3 A4 1 1 1 0 0 0 0 0
= A1A3A4 A1 A2 A3 A4 1 1 0 0 1 1 1 0
= A1A2A3 A1 A2 A3 A4 0 0 1 1 1 1 0 1
= A1A2A3
F1
= I + II + III + IV + V = A1A2A3A4 + A1A3A4 + A1A3A4+ A1A2A3 + A1A2A3
Untuk F0 : A3A4 A1A2 0 0 0 1 1 1 1 0 10 4 C 8 1 5
0 0
0 1
1 1 1 13 7 F B
1 0 1 12 6 E A
III I II
1 1
D 9
Keterangan: I: ADDR C D I II : ADDR D 9 II III : ADDR 2 3 = = = = = = A1 A2 A3 A4 1 1 1 1 0 0 0 1
= A1A2A3 A1 A2 A3 A4 1 1 1 0 0 0 1 1
= A1A3A4 A1 A2 A3 A4 0 0 0 0 1 1 0 1
6 7 III F0
=
0
1 1
1 1
0 1
= 0
= A1A3
= I + II + III = A1A2A3 + A1A3A4 + A1A3
F
= F3 + F2 + F1 + F0 = (A1A2A3+ A1A2A3A4 + A1A2A3 + A1A3A4) + (A1A2A3+ A1A3A4 + A1A2A3 A4 + A1A2A3A4 + A1A2A3) + (A1A2A3A4 + A1A3A4 + A1A3A4+ A1A2A3 + A1A2A3) + (A1A2A3 + A1A3A4 + A1A3)
Gambar Dekoder 16 BitA1 A2' A3 A1' A2 A3' A4 A1 A2' A3' A1' A3 A4' A1' A2 A3' A1' A3 A4 A1 A2' A3' A4' A1 A2' A3 A4 A1' A2 A3 A1' A2' A3' A4 A1 A3 A4' A1 A3' A4' A1 A2' A3 A1' A2 A3 A1 A2 A3' A1 A3' A4 A1' A3
F3
F2
F
F1
F0
Gambar rangkaian interface decoder 16 bit.A2 A3 A4 A1' A2' A3' A4' I II III IV I II F2 III F3
IV V I II III IV V
F1
I F0 II III
1 A1 A1
1 A1
1 A1
1 A1
1 A1
1 A1
1 A1
1 A1
1