Rangkaian sekuensial merupakan rangkaian kombinasional yang mempunyai feed back. Untuk menggambarkan operasi rangkaian sekuensial digunakan diagram waktu (timing diagram) yaitu gambaran bagaimana sinyal-sinyal masukan berinteraksi untuk menghasilkan sinyal keluaran

FLIP - FLOP (Elemen bistabil)

Adalah suatu rangkaian sekuensial yang mampu bertahan pada satu kondisi yang stabil. Sebuah pulsa input akan mengatur flip-flop pada satu kondisi stabil dan bertahan sampai pulsa berikutnya. Flip-flop mampu menyimpan satu bit informasi sampai digunakan rangkaian lainnya.

Terdapat banyak implementasi yang berbeda dari suatu flip flop (FF):

1. RS FF S Q

_R Q

RS flip flop dapat diwujudkan dengan interkoneksi dua gerbang nand atau or

Cross Nand RS FF NC = No Change

R

S

Q

_Q

Tidak Berubah

NCNC11

Reset1001

Set0110

Pacu**00

KondisiQQSR

R

S

Q

_Q

Pacu**11

Reset1001

Set0110

Tidak BerubahNCNC00

KondisiQQSR

Cross Nor RS FF

KEADAAN PACU (RACE CONDITION) _Keadaan dimana Q = Q disebut keadaan pacu / lomba. Keadaan ini tidak pernah dipakai karena dapat menimbulkan operasi yang tidak dapat diramalkan

Ket :Pacu = terlarang = inhibitHold = Tetap = Tidak berubah = sama dengan kondisi sebelumnya

2. RS CLOCK FF

Q

Q

R

S

CLK

S Q

CLK _R Q

Pacu**111

Set01011

Reset10101

TetapNCNC001

TetapNCNC110

TetapNCNC010

TetapNCNC100

TetapNCNC000

KondisiQQSRCLK

DETAK

Komputer menggunakan ribuan flip flop untuk mengkoordinasi aktifitas seluruh sistem. Sinyal gelombang persegi yang disebut jam atau detak (clock) dikirim ke setiap flip flop. Sinyal ini mencegah flip flop tersebut dari perubahaan yang terjadi sebelum tiba waktu yang tepat.

PEMICU FLIP FLOP

Flip flop dapat dikelompokkan menjadi sinkron dan asinkron. Flip flop sinkron adalah flip flop yang mempunyai masukan detak (clock) sedangkan asikron tidak. Flip flop sinkron juga dapat dibagi ke dalam 2 golongan yaitu terpacu pinggir (edge triggered) dan majikan budak (master slave).Edge triggered adalah pengubahan keadaan keluaran dari sebuah flip flop pada saat pewaktu (sinyal clock) berubah keadaan.

Pemicuan yang terjadi pada tepi naik (leading edge) dari pulsa sinyal disebut pemicuan tepi positif (positive edge triggered). Pemicuan yang terjadi pada tepi turun (trailing edge) dari pulsa sinyal disebut pemicuan tepi negatif (negative edge triggered)

active high levelleading edge trailing edge

leading edge trailing edge

active low level

Sebuah flip flop master slave adalah kombinasi dari dua buah penahan yang diatur oleh sinyal pendetak, penahan pertama disebut majikan (master), penahan yang kedua disebut budak (slave). Majikan merupakan penahan yang diatur oleh sinyal pendetak positif sedangkan budak merupakan penahan yang diatur oleh sinyal pendetak negatif.

Pola operasinya adalah sebagai berikut :

Pada saat sinyal detak berada pada tingkat tinggi, majikannya yang aktif dan budaknya tidak aktif

Pada saat sinyal detak berada pada tingkat rendah, majikannya tidak aktif dan budaknya menjadi aktif

3. Data FF

Q

Q

C L K

D

S Q

CLK_

R Q

D Q

CLK_Q

D Q

CLK_Q

D Q PR

CLK_Q

CLR

D Q

CLK_Q

11↑

00↑

NCx↓

NCX1

NCx0

QDCLK

11↑11

00↑ 11

NCX↓ 11

NCX111

NCX011

0XX01

1XX10

TerlarangXX00

QDCLKCLRPR

PESET DAN CLEAR

Pada waktu catu tegangan baru dinyalakan, flip flop akan menempati keadaan yang rambang. Penekanan tombol reset induk harus dilakukan pada saat memulai operasi sebuah komputer. Dengan ini akan dikirim sinyal clear (reset) kepada semua flip flop. Disamping itu, pada beberapa komputer dibutuhkan pula sinyal preset (sinonim dengan set) untuk mengaktifkan flip flop tertentu sebelum komputer bekerja

4. JK FF

S Q

CLK _

R Q

Q

_Q

J

K

Tabel kebenaran JK FF Master Slave

TogelT1111

Set10111

Reset01011

TetapNC0011

Reset0XXX01

Set1XXX10

Terlarang*XXX00

KondisiQKJCLKCLRPR