laporan pendahuluan kel70
TRANSCRIPT
-
8/14/2019 Laporan Pendahuluan kel70
1/21
LAPORAN PENDAHULUAN
PRAKTIKUM SISTEM DIGITAL
MODUL 2
PENJELASAN KONSEP RANGKAIAN SEQUENSIAL SINKRON
Oleh:
Asisten:
Pranesti Novitasari
5106100076
LABORATORIUM ARSITEKTUR DAN JARINGAN KOMPUTER
JURUSAN TEKNIK INFORMATIKA
FAKULTAS TEKNOLOGI INFORMASI
INSTITUT TEKNOLOGI SEPULUH NOPEMBER
2009
Kelompok 70
Azhar Zakkie Mashudi 5109100060
Faizah Alkaff 5109100065
Rachmad Nafisholeh 5109100130
-
8/14/2019 Laporan Pendahuluan kel70
2/21
-
8/14/2019 Laporan Pendahuluan kel70
3/21
o Excitation table14.Sebuah rangkaian sekuensi menggunakan 2 buah D flip-flop sebagai elemen memory
nya. Sifat atau watak rangkaian itu dideskripsikan dengan persamaan (equations)
berikut ini:
D1 = Q1+xQ2D2 = xQ1+xQ2
Z = xQ1 Q2 + x Q1Q2
Buatlah state table nya dan state diagram nya!
15.Rancanglah rangkaian logika sekuensi dengan dua buah flip-flop dan sebuah input R.Untuk setiap adanya pulsa clock. Jika R=1 output kedua flip-flop akan memberikan nilai
decimal dengan urutan kedua flip-flop akan bernilai decimal 3,2,1, dan kembali ke
urutan semula.
J A W A B A N
1. RANGKAIAN LOGIKA SEKUENSIALAdalah rangkaian dimana outputnya tidak hanya tergantung pada input waktu itu
saja, tetapi juga pada keadaan input sebelumnya. Contoh rangkaian sekuensial yang
paling sederhana adalah Flip-flop/FF.
Perbandingannya dengan Rangkaian Kombinasional
Kombinasional Keluaran tergantung hanya pada masukan-nya. Tidak terdapat loop umpan balik (feedback loops) Dideskripsikan dgn menggunakan ekspresi Boolean dan/atau tabel
kebenaran.
-
8/14/2019 Laporan Pendahuluan kel70
4/21
Sekuensial Keluaran tidak hanya tergantung pada masukan-nya, tetapi juga pada
masukan masa lampau (the past sequence of inputs).
Mengandung logika kombinasional dan elemen memory yang terbentukmelalui feedback loops
Dideskripsikan dengan state transition tables dan diagram.
2. Flip-flop adalah perangkat bistabil, hanya dapat berada pada salah satu statusnyasaja, jika input tidak ada, FF tetap mempertahankan statusnya. Maka FF dapat
berfungsi sebagai memori1-bit . Flip-Flop disebutjugakancing, multivibrator,biner.
Flip-flop adalah rangkaian digital yang digunakan untuk menyimpan satu bit secara
semi permanen sampai ada suatu perintah untuk menghapus atau mengganti isi
dari bit yang disimpan. yang dapat bekerja secara sekuensial. Rangkaian elektronik
yang bekerja atas dasar arus balik dari beberapa gate sederhana yang dihubungkan
saling menyilang. Flip flop (saling menyilang) ini merupakan rangkaian digital yang
-
8/14/2019 Laporan Pendahuluan kel70
5/21
digunakan untuk menyimpan satu bit secara semi permanent. sampai ada suatu
perintah untuk menghapus/ mengganti isi dari bit yang disimpan.
Flip-flop adalah rangkaian utama dalam logika sekuensial. Prinsip dasar dari flip-
flop adalah suatu komponen elektronika dasar seperti transistor, resistor dan dioda
yang di rangkai menjadi suatu gerbang logika. Flip-flop merupakan rangkaian yang
mempunyai fungsi pengingat (memory). Artinya rangkaian ini mampu melakukan
proses penyimpanan data sesuai dengan kombinasi masukan yang diberikan
kepadanya. Data yang tersimpan itu dapat dikeluarkan sesuai dengan kombinasi
masukan yang diberikan.
Ciri-cirinya adalah :
Adanya jalur umpan balik (feedback) di dalam rangkaiannya. Mempunyai fungsi pengingat (memory). Artinya rangkaian ini mampu melakukan
proses penyimpanan data sesuai dengan kombinasi masukan yang diberikankepadanya. Data yang tersimpan itu dapat dikeluarkan sesuai dengan kombinasi
masukan yang diberikan.
Memiliki dua output, yaitu satu untuk output dari data yang disimpan dan yangsatunya lagi merupakan komplemen lainnya.
3. Flip-Flop SR (FF-SR)
-
8/14/2019 Laporan Pendahuluan kel70
6/21
Flip-Flop D (FF-D)
FF-D memiliki 1 input yang disebut D (Data) serta 2 output yang disebut Q dan Q .
pada FF-D diperoleh dari FF-SR yang salah satu inputnya didapat dengan
mengkomplemenkan input yang lain.
Flip-Flop JK (FF-JK)FF-JK dibangun dari 2 buah FF-SR yang dihubungkan menjadi satu, yaitu keluaran
FFSRpertama menjadi masukan FF-SR kedua dan keluaran FF-SR kedua menjadi
masukan FFSR. FF-SR pertama disebut "master", FF-SR kedua disebut "slave".
Hubungan kedua FF-SR tersebut ditunjukkan dalam Gambar 4.5.
-
8/14/2019 Laporan Pendahuluan kel70
7/21
FLIP FLOP T
Flip flop T atau flip flop toggle adalah flip flop J-K yang kedua masukannya (J dan K)
digabungkan menjadi satu sehingga hanya ada satu jalan masuk. Karakteristik dari flip flop
ini adalah kondisi dari keluaran akan selalu toogle atau selalu berlawanan dengan kondisi
sebelumnya apabila diberikan masukan logika 1. Sementara itu kondisi keluaran akan
tetap atau akan sama dengan kondisi keluaran sebelumnya bila diberi masukan logika 0.
-
8/14/2019 Laporan Pendahuluan kel70
8/21
4. Perbedaan antara (Truth table, state table, characteristic table,excitation table),(Boolean equation, state equation, characteristic equation, flip-flop input equation),
(State equations, state table, state diagram, state reduction, dan state assignment)
adalah :
Truth Tablemerupakan suatu tabel yang menyajikan beragam kombinasi inputandari suatu fungsi beserta output yang dihasilkan, dalam penyajianya biasa terdapat
potongan-potongan fungsi jika fungsi yang ingin disajian tersebut panjang.
State Table merupakan tabel yang menyajikan satu-persatu input, output, dansusunan flip-flop yang ada
Present
StateInput
Next
StateOutput
A B x A B Y
0 0 0 0 0 0
0 0 1 0 1 0
0 1 0 0 0 1
-
8/14/2019 Laporan Pendahuluan kel70
9/21
Characteristic Table merupakan defenisi dari sifat-sifat logika dari sebuahrangkaian flip-flop dengan menjelaskan operasinya dalam bentuk tabel.
Excitation Tabelmerupakan tabel yang digunakan untuk menunjukkan input yangdigunakan untuk perubahan state awalan.
Boolean Equationberfungsi untuk mendefenisikan suatu fungsi dalam rangkaianmenggunakan bilangan biner yang terdiri angka 0 dan 1 serta symbol operasi logika.
F = x.y
0 1 1 1 1 0
1 0 0 0 0 1
1 0 1 1 0 0
1 1 0 0 0 1
1 1 1 1 0 0
D flip flop
D Q(t+1)
0 0 Reset
1 1 Set
T flip flop
T Q(t+1)
0 Q(t) Tetap
1 Q(t) Komplemen
JK flip flop
J K Q(t+1)
0 0 Q(t) Tetap
0 1 0 Reset
1 0 1 Set
1 1 Q(t) Komplemen
JK flip flop Excitation Table
Q{t} Q(t+1) J K
0 0 0 X
0 1 1 X
1 0 X 0
1 1 X 1
T flip flop Excitation Table
Q{t} Q(t+1) T
0 0 0
0 1 1
1 0 1
1 1 0
-
8/14/2019 Laporan Pendahuluan kel70
10/21
State Equation merupakan bentuk fungsi aljabar yang menjelaskan hubunganantara state setelah transisi (next state) sebagai sebuah fungsi dari state awalan
(present state) dan input.
A(t+1) = A(t)x(t)+B(t)x(t)
B(t+1) = A(t)x(t)
Characteristic Equationberfungsi untuk menjelaskan sifat-sifat logika dari sebuahrangkaian flip-flop (seperti pada Characteristic Table) dalam bentuk aljabar.
Q(t+1) = D (D flip flop)
Q(t+1) = JQ + KQ (JK flip flop)
Q(t+1) = TQ + TQ (T flip flop)
Flip-flop Input Equation merupakan penjabaran dari rangkaian flip flop dalambentuk aljabar., terdapat input pada tiap-tiap flip flop dan juga output dari
rangkaian
DA = Ax + By (Persamaan input flip flop A)
DB= Ax (Persamaan input flip flop B)
Y = (A + B)x (Persamaan output rangkaian)
State Equation atau Transition Equationmenjelaskan sifat sifat dari rangkaiansequential pada sebuah flip flop pada saat transisi atau perubahan. State Equation
merupakan persamaan Boolean yang dibentuk oleh fungsi yang sekarang dan juga
input yang membentuk rangkaian tersebut dikarenakan pernyataan awalnya
ditambah 1.
A(t+1) = A(t)x(t)+B(t)x(t)
B(t+1) = A(t)x(t)
State Table atau Transition Tableadalah table yang menyajikan 4 data berurutan,yaitu persamaan awal, input, persamaan lanjutan, dan output
Present State Input Next State Output
A B X A B Y
0 0 0 0 0 0
0 0 1 0 1 0
0 1 0 1 0 0
0 1 1 1 1 0
-
8/14/2019 Laporan Pendahuluan kel70
11/21
1 0 0 0 0 1
1 0 1 1 0 0
1 1 0 0 0 1
1 1 1 1 0 0
State Diagram adalah grafik yang dibuat dari persamaan persamaan yang adapada state table. Sebuah persamaan disimbolkan dengan lingkaran, dan perubahan
dari persamaan satu ke persamaan lanjutan disimbolkan dengan anak panah.
State Reduction mengkhususkan untuk menemukan cara penyederhanaan suatufungsi Boolean yang telah disajikan dalam bentuk state table sebelumnya, dengan
cara tidak merubah external input-output yang penting
a. State Assignment adalah pemberian tanda atau nama yang tidak akan dipakaioleh jenis data yang lain, dengan kata lain hal tersebut bersifat unik,.
State BinaryGray
Code
One-
Hot
A 000 000 00001
B 001 001 00010
C 010 011 00100
PresentState
Next State Output
X=0 X=1 X=0 X=1
A a b 0 0
B c d 0 0
C a d 0 0
D e d 0 1
E a d 0 1
PresentState
Next State Output
X=0 X=1 X=0 X=1
a A B 0 0
b C D 0 0
c A D 0 0
d E F 0 1
e A F 0 1
F G F 0 1
G A F 0 1Present
State
Next State Output
X=0 X=1 X=0 X=1
A a b 0 0
B c d 0 0
C a d 0 0
D e f 0 1
E a f 0 1
F e f 0 1
-
8/14/2019 Laporan Pendahuluan kel70
12/21
U6A
74LS74D
1D2 1Q 5
~1Q
6
~1CLR
1
1CLK
3
~1PR
4
U7A
74LS136N
T
U1A
74LS74D
1D2 1Q 5
~1Q 6
~1CLR
1
1CLK3
~1PR
4
U2
AND2
U3
AND2
U4
OR2
Q
QbarU5
NOT
J
K
D 011 010 01000
E 100 110 10000
5. Mengubah menjadi D flip-flop :
JK flip flop
T flip flop
Preset
State
Next State Output
X=0 X=1 X=0 X=1
000 000 001 0 0
001 010 011 0 0
010 000 011 0 0
011 100 011 0 1
100 000 011 0 1
-
8/14/2019 Laporan Pendahuluan kel70
13/21
6. IC yang digunakan sebagai :
D flip flop : IC yang dipakai adalah IC 7474 JK flip flop:
IC yang dipakai untuk menyusun JK FF adalah tipe 7473 yang mempunyai 2 buah JK
flip-flop dimana lay outnya dapat dilihat pada Vodemaccum IC (Data bookc IC).
Kelebihan JK FF terhadap FF sebelumnya yaitu JK FF tidak mempunyai kondisi
terlarang artinya berapapun input yang diberikan asal ada clock maka akan terjadi
perubahan pada output.
T Flip-flop merupakan rangkaian flip-flop yang dibangun dengan menggunakan flip-flop J-K yang kedua inputnya dihubungkan menjadi satu maka akan diperoleh flip-
flop yang memiliki watak membalik output sebelumnya jika inputannya tinggi danoutputnya akan tetap jika inputnya rendah. IC yang digunakan adalah IC NTE754.
7. Skema D flip flop :
-
8/14/2019 Laporan Pendahuluan kel70
14/21
8. State Table:
Present
StateInput
Next
Stateoutput
A B X A B Y
0 0 0 0 1 0
0 0 1 0 0 0
0 1 0 0 1 0
0 1 1 1 0 0
1 0 0 1 1 0
1 0 1 0 0 0
1 1 0 0 1 0
1 1 1 1 0 1
K-Map DA
1
1 1
DA= ABX+BX
K-MAP DB
1 1
1 1
DB=X
K-MAP output(Y)
1
Y=ABX
A
B
X
A
B
X
A
B
X
-
8/14/2019 Laporan Pendahuluan kel70
15/21
Gambar Rangkaian:
9. Ripple Counter yang juga sering disebut asyncronous counter adalah : Counter yang tersusun atas flip flop yang dhubungkan secara seri dan pemicunya
tergantung dari flip flop sebelumnya, kemudian menjalar sampai flip-flop MSB-nya. Serangkaian flip-flop yang dihubungkan secara seri dengan cara output flip-flop yang pertama
menjadi input FF yang berikutnya.
Counter yang terdiri dari beberapa Flip-Flop pada bit di-cascadekan.Pada Ripple Counter, output dari Flip-Flop pada bit dengan level yang lebih rendah
menjadi input dari Fip-Flop pada bit berlevel lebih tinggi.
Dengan kata lain, input clock dari masing-masing Flip-Flop berasal dari output Flip-
flop yang lain.
-
8/14/2019 Laporan Pendahuluan kel70
16/21
U3
JK_FF
J Q
~QK
RESET
CLK
SET
U1
JK_FF
J Q
~QK
RESET
CLK
SET
U2
JK_FF
J Q
~QK
RESET
CLK
SET
U4
JK_FF
J Q
~QK
RESET
CLK
SET
1
3
Q1
Q2
Q4
Q85
4
U5
AND2
8
6
7
9
Count
Logic 1
10.BCD Ripple Counter mengikuti urutan dari 10 state dan kembali ke 0 setelah sampaike 9. Counter ini harus punya minimal 4 flip-flop untuk merepresentasikan tiap
bilangan desimal karena sebuah bilangan desimal paling sedikit direpresentasikan
dengan 4 bit. Urutan state dari BCD Counter diatur oleh kode biner yang digunakanuntuk merepresentasikan angka desimal.
Gambar rangkaian BCD Ripple Counter:
11. Syncronous Counter adalah output flip-flop yang digunakan bergulingan secaraserempak. Hal ini disebabkan karena masing-masing flip-flop tersebut dikendalikan
secara serempak oleh satu sinyal clock. Oleh karena itu,synchronous counter sering
juga disebut pararel counter.
12. Yang dimaksud dengan Johnson Counter (Ring Counter kembar) adalah digunakanuntuk mendeteksi jumlah dering dan penentuan memori yang digunakan.
Menghubungkan komplemen dari output dari register geser terakhir untuk input dan
beredar aliran yang diikuti oleh angka nol di sekitar ring. Sebagai contoh, dalam
sebuah 4-mendaftar counter, dengan nilai-nilai register awal 0000, pola berulang
adalah: 0000, 1000, 1100, 1110, 1111, 0.111, 0.011, 0.001, 0.000 ....
-
8/14/2019 Laporan Pendahuluan kel70
17/21
13.
a. Characteristic Table
T C Q(t+1)
0 0 Q(t)
0 1 Q'(t)
1 0 1
1 1 0
b.
T C x Output
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
-
8/14/2019 Laporan Pendahuluan kel70
18/21
1 0 1 1
1 1 0 0
1 1 1 0
Maka K-Map:
C
0 1 0 1
T 1 1 0 0
x
Equation :
F= Cx + x(TC)
c. Excitation Table
Q(t) Q(t+1) T C
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 0
1 0 x 1
1 1 x 0
14. State Table
PresentInput
NextOutput
-
8/14/2019 Laporan Pendahuluan kel70
19/21
State State
D1 D2 x D1 D2 z
0 0 0 0 0 0
0 0 1 0 1 1
0 1 0 1 1 0
0 1 1 0 1 0
1 0 0 1 0 0
1 0 1 1 0 0
1 1 0 1 1 1
1 1 1 1 0 0
State Diagram
15. State Table
KEADAAN SEBELUMNYA
KEADAAN SEKARANG
R = 0 R = 1
Q1(n-1) Q0(n-1) Q1(n) Q0(n) Q1(n) Q0(n)
0 0 X X 0 1
0 1 1 1 1 0
1 0 0 1 0 0
1 1 1 0 X X
1/1
0/1
1/0
1/0
0/0
0/01/00/0
00 01 10 11
-
8/14/2019 Laporan Pendahuluan kel70
20/21
Excitation table
X 0 0 0
1 1 X 1
D1 = R Q1n-1 + Q0n-1
INPUT
KEADAAN
SEBELUMNYA
KEADAAN
SEKARANG
KEADAAN INPUT
FLIP-FLOP
R Q1n-1 Q0n-1 Q1n Q0n D1 D0
0 0 0 X X X X
0 0 1 1 1 1 1
0 1 0 0 1 0 1
0 1 1 1 0 1 0
1 0 0 0 1 0 1
1 0 1 1 0 1 0
1 1 0 0 0 0 0
1 1 1 X X X X
X 1 0 1
1 0 X 0
D2 = R Q1n-1 + R Q0n-1 + Q1n-1 Q0n-1
-
8/14/2019 Laporan Pendahuluan kel70
21/21
LEMBAR PENGESAHAN PRAKTIKUM SISTEM DIGITAL
2009-2010
MODUL 2
PENJELASAN KONSEP RANGKAIAN SEQUENSIAL SINKRON
Kelompok 70
Azhar Zakkie Mashudi 5109100060
Faizah Alkaff 5109100065
Rachmad Nafisholeh 5109100130
Asisten:
Pranesti Novitasari
5106100076