edit nanoteknologi bidang elektronik suci

Upload: suci-winarsih

Post on 10-Oct-2015

42 views

Category:

Documents


1 download

DESCRIPTION

nanoteknologi

TRANSCRIPT

Nanoteknologi bidang elektronika

Nanoteknologi Di Bidang Elektronik Suci Winarsih 140310100082

Jurusan FisikaFakultas Matematika dan Ilmu Pengetahuan AlamUniversitas Padjadjaran

OutlinePerkembangan NanoelektronikTransistor dan jenis-jenisnyaTeknologi CMOS (Complementary Metal Oxide Semiconductor)MOSFET Scaling (Metal Oxide Semiconductor Field Effect Transistors)Divais NanoMOS (MOS Berukuran Nanometer)

Perkembangan NanoelektronikLatar BelakangHukum Moore : Pertumbuhan komponen berskala kecil meningkat dua kali lipat tiap 24 bulan (naik secara eksponensial)Berdasarkan data Fairchild Semiconductor :1959 transistor planar ;1960 IC (Integrated Circuit)1964 : IC dengan 32 transistor ;1965 : IC dengan 64 transistor1975 Prediksi Moore : ada 65.000 transistor pada sebuah chip silikon ukuran 6 mm2Saat komponen menjadi berskala kecil, kecepatan transfer data meningkat dan konsumsi daya turunHukum Moore dijadikan target dalam pengembangan industri semikonduktorTransistorTransistor : komponen aktif berbahan semikonduktor untuk menguatkan sinyalTipe transistor : bipolar dan FET (Field Effect Transistor)Transistor bipolar : transistor dwikutub berbahan semikonduktor ekstrinsik (tipe n dan tipe p)

Transistor pnpTransistor npnSumber : Sutrisno. 1986. ELEKTRONIKA 1 Teori dan Penerapannya. Bandung: ITBTransistor (lanjutan)Cara kerja transistor bipolar :

Karakeristik :Dapat dibuat jenuh (sebagai switch)Basis driver-nya adalah arus, sedangkan besarnya arus adalah sebanding dengan ukuran komponen dan temperatur kerja

Sumber : Sutrisno. 1986. ELEKTRONIKA 1 Teori dan Penerapannya. Bandung: ITBTransistor MOSFETPengertian : transistor efek medan dengan gate-nya diberi lapisan oksida silikon tipis (isolator) ; bahan gate tidak hanya silikon oksida tapi bahan jenis metal oksida dengan tetap memperhatikan saat MOSFET scalingLapisan oksida membuat hambatan masukan jauh lebih besar dari hambatan masukan FET sehingga noise pada frekuensi radio rendahTipe MOSFET : nMOS dan pMOSnMOS Transistor

Terdiri dari 4 terminal : gate, source, drain, bodygate dan body : konduktor ; SiO2 : isolator

Sumber : Amit Degada. http://amitdegada.weebly.com/uploads/4/8/8/0/488033/chap2_vlsid.pptCara Kerja nMOS TransistorSumber : http://javenne.files.wordpress.com/2010/01/mosfet.ppt

Pemasangan tegangan vDS yang kecil

Karakteristik ID VDS :

Transistor nMOS dengan vGS > Vt Dipasang tegangan positif antara drain dan source, vDS kecil (0,1 atau 0,2 V). vDS akan menyebabkan arus iD mengalir melalui kanal n induksi. Arus ini dibawa oleh elektron dari source ke drain. (arah arus berkebalikan dengan arah elektron). Jadi arus iD mengalir dari drain ke source.Besarnya arus iD tergantung dari kerapatan elektron pada kanal yang tergantung dari vGS. Jika vGS melebihi vt makin banyak elektron yang tertarik ke kanal. Kenaikan jumlah muatan pembawa pada kanal dapat dilihat sebagai semakin dalamnya kanal. Akibatnya kanal makin konduktif atau resistansinya semakin berkurang.

7Cara Kerja nMOS TransistorTegangan vDS dinaikkan

Karakteristik ID VDS :

Cara kerja transistor nMOS jenis enhancement (meningkatnya vDS )Sumber : http://javenne.files.wordpress.com/2010/01/mosfet.pptvDS dinaikkan,vGS dijaga konstan pada harga lebih besar dari Vt. vDS tampak sebagai penurunan tegangan sepanjang kanal, yaitu bila kita berjalan sepanjang kanal dari source ke drain, tegangan meningkat dari 0 ke vDS. Jadi tegangan antara gate dan titik sepanjang kanal menurun dari vGS di source ke vGS vDS di drain. Karena kedalaman kanal tergantung dari tegangan ini, didapati bahwa kanal tidak lagi uniform, melainkan yang terdalam di sisi source dan yang terdangkal di sisi drain. Dengan naiknya vDS, kanal makin tidak uniform, dan resistansinya meningkat. Jadi kurvanya tidak lagi sebuah garis lurus tetapi melengkung seperti terlihat pada gambar berikutnya.

Jika vDS naik sampai harga yang mengurangi tegangan antara gate dan kanal pada sisi drain sama dengan Vt, vGD = Vt atau vGS vDS = Vt atau vDS = VGS Vt, kedalaman kanal pada sisi drain hampir 0. Keadaan ini disebut pinched off. Kenaikan vDS di atas harga ini berefek kecil pada bentuk kanal, dan arus yang melewatinya konstan pada harga untuk vDS = vGS Vt. Pada keadaan ini arus drain menjadi jenuh dan MOSFET dikatakan memasuki daerah kerja jenuh. vDSsat = vGS Vt.Divais bekerja pada daerah jenuh jika vDS vDSsat.Divais bekerja pada daerah triode jika vDS < vDSsatGambar (b) menunjukkan keadaan kanal dengan meningkatnya vDS dengan vGS konstan.

8Fabrikasi nMOS Transistor

Sumber : http://www.youtube.com/watch?v=725rVHro6uMFabrikasi nMOS Transistor

Sumber : http://www.youtube.com/watch?v=725rVHro6uMpMOS TransistorTerdiri dari 4 terminal yang sama dengan nMOS transistor

Cara kerjanya sama dengan nMOS hanya saja ada perubahan tanda bias

Fabrikasi : hampir sama dengan fabrikasi nMOS tetapi substrat berupa silikon dengan doping impuritas boron dan saat difusi, gas yang dilewatkan adalah gas boronCMOS (Complementary Metal Oxide Semiconductor) Frank Wanlass berhasil mematenkan CMOS pada tahun 1967 pMOS dan nMOS terhubung antara VDD dan ground dan dikontrol oleh tegangan gate (Vin) yang sama seperti gambar berikut :

Prinsip Kerja :Saat VinVDD, nMOS ON, pMOS OFF. Transistor nMOS resistansi rendah (memungkinkan keluaran membuang arus ke ground). Sehingga Vout0

Saat Vin0 Volt, nMOS OFF ; pMOS ON. Kapasitor CL terjadi pengisian melalui pMOS sehingga VoutVDD

Sumber : C. Dupas P. Houdy M. Lahmani. 2006. Nanoscience Nanotechnologies and Nanophysics. Paris : Springer Karakteristik CMOSKarakteristik ID terhadap VDS :

Sumber : C. Dupas P. Houdy M. Lahmani. 2006. Nanoscience Nanotechnologies and Nanophysics. Paris : Springer Fabrikasi CMOS

Sumber : C. Dupas P. Houdy M. Lahmani. 2006. Nanoscience Nanotechnologies and Nanophysics. Paris : Springer

a. Basic material : Si tipe pb. Dibuat sekat dengan teknik ion etchingc. Vapour Phase Chemical Deposition oxide pada sekat, lalu dilakukan mechanochemical polishing d. Implantasi ion P-

e. Post implantation anneal : mengurangi cacat akibat tembakan ion pada struktur kristalf. Oksidasi termal untuk persiapan tahapan pembuatan gateFabrikasi CMOS (lanjutan)

Sumber : C. Dupas P. Houdy M. Lahmani. 2006. Nanoscience Nanotechnologies and Nanophysics. Paris : Springer

g. Deposisi polisilikon untuk gate dan connection h. Impantasi ion As- untuk membuat n-doped tinggi

i. Impantasi ion akseptor B+ untuk membuat p-doped tinggi

j. Post Impantation anneal : heat traetment pada gatek. Etching oxide layerl. Passivation dan fabrikasi Keunggulan CMOSKekebalan terhadap noise tinggiPenggunaan daya rendahMemungkinkan penempatan sirkuit yang lebih padatAplikasi CMOS Sebagai sensor Untuk kamera-kamera portable dengan kondisi pencahayaan yang bisa mencapai intensitas minimal

Aplikasi CMOS (lanjutan)Sebagai mikroprosesor (data perkembangan mikroprosesor berdasarkan tahun)

Sumber : Scaling of MOSFETs. Siva Theja M. Department of Electrical Engineering. IIT Madras. Indo German Winter Academy 2006. 11thDecember 2006, DighaMOSFET ScalingUntuk meningkatkan kecepatan CMOS, ION yang diberikan pada MOSFET juga harus meningkat. Caranya adalah mereduksi LG (lebar gate)Reduksi ukuran akan meningkatkan densitas packing pada ICResistansi kedua channel akan menurun karena LG menurun sehingga arus drain meningkat.Jika LG dikurangi untuk meningkatkan ION, harus diperhatikan IOFF dan konduktansi drain (gD) pada keadaan saturasiAda beberapa parameter saat mereduksi ukuran LG : geometri, doping substrat, dan kontrol kapasitas gate dari channel konduksi antara gate dan source

Efek Short ChannelKetika LG dikurangi, akan muncul efek short channel yang akan mengurangi VGS dan konduktivitas antara source dan drain Saat drain mendekati source maka drain-substrat dan daerah muatan source-substrat atau source-substrate space charge regions (SCR) juga mendekat, padahal SCR untuk pergerakan arusArus drain (ID) berubahKapasitansi (CL) menurunWaktu charging menurunVT menurun dengan mengecilnya geometriTerjadi sharing muatan antara source/drain dan gate Perubahan junction depth

Aturan ScalingLevel doping Si/SiO2 akan menentukan nilai VT dan mobilitas muatan pada channelSaat Junction depth (Xj) diperkecil, LG akan membesar dan terjadi arus bocorXj menurun, resistansi daerah source dan drain naikLG diperkecil akan mempengaruhi drain sehingga berpengaruh pula pada konduktivitas channel maka kapasitansi dinaikkan untuk menekan efek short channelSehingga solusi terbaiknya menaikkan kapasitansi oxide (Cox) = 0rox/eox Mereduksi ketebalan eox pada SiO2 Aturan ScalingRatio LG/eox yang ada saat ini sekitar 40-50 pada rangkaian CMOSMereduksi eox berarti VDD akan turun juga, dan akan meningkatkan resiko breakdown pada oxide (electric field pada oxide sebesar VDD/eox)Reduksi VDD dikontrol oleh daya disipasi yang akan meningkat apabila frekuensi operasi rangkaian akibat dari reduksi LG

Roadmap ITRSITRS : International Technology Roadmap for SemiconductorsITRS merekomendasikan ketebalan SiO2 (eox) dalam orde nano (kurang dari 1 nm) dan LG30 nmInterconnectSaat transistor mengecil dan satu chip terdiri dari banyak transistor, interconnect capacitance (kapasitansi dari metal-layer connections dalam chip) menjadi besar persentasenyaSinyal yang lewat pada interconnect akan mengalami delay dan performanya menurun Divais NanoMOSDivais NanoMOS yang berhasil dibuat :

Hasil TEM NanoMOS produksi LETI (CEA, Grenoble, France), LG = 20nm NanoMOS produksi STMicroelectronics, LG = 16nm(a)(b)Sumber : C. Dupas P. Houdy M. Lahmani. 2006. Nanoscience Nanotechnologies and Nanophysics. Paris : Springer Divais NanoMOS (lanjutan)Ketebalan SiO2 memungkinkan muatan bergerak diantara channel dan gate karena efek tunnel

Peningkatan leakage current pada gate tidak hanya menyebabkan penurunan ketebalan SiO2 tapi juga menyebabkan terjadinya fluktuasi, dimana tunnel leakage semakin membesar saat reduksi daerah aktif semakin tinggi

Fluktuasi pada transistor merupakan masalah besar bagi ICDivais MOSFET KonvensionalKonsep : mengubah band gap dapat meningkatkan kecepatan komponenDivaisnya adalah :a. Si/III-V double gate MOSFETs

Prinsip :Si/III-V sebagai channel materialUkuran body (< 10nm)Single channel conduction jika cukup kecil ukuran body-nyaDouble gates dapat dibiaskan terpisahSource/drain berbahan logamSumber : NanoMOS 4.0: A Tool to Explore Ultimate Si Transistors and Beyond. Xufeng Wang. School of Electrical and Computer EngineeringPurdue University

Divais MOSFET Konvensional (lanjutan)b. SOI MOSFETs

Prinsip :Si/III-V sebagai channel materialHampir sama dengan tipe a tetapi oxide layer yang di bagian bawah tebalBack gate dapat dibiaskan oleh push channel electron ke front gateSumber : NanoMOS 4.0: A Tool to Explore Ultimate Si Transistors and Beyond. Xufeng Wang. School of Electrical and Computer Engineering. Purdue University

Divais MOSFET Konvensional (lanjutan)c. HEMT (High Electron Mobility Transistor) Prinsip : Material Intrinsic III-V sebagai channel = mobilititas elektronnya tinggi Delta-doped layer untuk mengontrol VT

Y. Liu, M. Lundstrom, Simulation-Based Study of III-V HEMTs Device Physics for High-Speed Low-Power Logic Applications, ECS meeting, 2009Perspektif Di Masa DepanRekayasa Geometri Kanal Transistor nanoMOS

Rekayasa Material Kanal Transistor nanoMOS Menambah densitas chip atau membuat transistor nanoMOS semakin kecil tapi terlepas dari masalah miniaturisasi

Terciptanya superkomputer

Semua piranti elektronik menjadi berukuran nanometer sehingga konsumsi daya listrik rendah

KesimpulanReduksi MOSFET meningkatkan performa CMOS (dalam satu chip terdiri dari banyak transistor)

Saat MOSFET scaling, banyak hal yang harus diperhatikan karena adanya permasalahan saat miniaturisasi komponen

Reduksi ketebalan SiO2 menjadi 1 nm akan menyebabkan fluktuasi arus pada transistor sehingga cara mengatasinya adalah dengan mengubah band gap dapat meningkatkan kecepatan komponen

Penggunaan CMOS akan makin meluas seiring dengan berkembangnya mikroelektronikDaftar PustakaSutrisno. 1986. ELEKTRONIKA 1 Teori dan Penerapannya. Bandung: ITBAmit Degada. http://amitdegada.weebly.com/uploads/4/8/8/0/488033/chap2_vlsid.pptC. Dupas P. Houdy M. Lahmani. 2006. Nanoscience Nanotechnologies and Nanophysics. Paris : Springer Xufeng Wang . NanoMOS 4.0: A Tool to Explore Ultimate Si Transistors and Beyond.School of Electrical and Computer EngineeringY. Liu, M. Lundstrom, Simulation-Based Study of III-V HEMTs Device Physics for High-Speed Low-Power Logic Applications, ECS meeting, 2009Khairurrijal.2011. Pengembangan Material dan Devais MOS Silikon serta Penggunaannya di Indonesia: Sejumlah Inovasi. Makalah Pemilihan Dosen Berprestasi Nasional 2011. Jakartahttp://javenne.files.wordpress.com/2010/01/mosfet.ppthttp://www.youtube.com/watch?v=725rVHro6uM

TERIMA KASIH