ARSITEKTUR SISTEM KOMPUTER

Interkoneksi BusInterkoneksi Bus

Outline

Struktur interkoneksi Interkoneksi bus Desain bus Tipe bus Metode arbitrasi Timing

Komputer terdiri atas modul-modul, yaitu :

CPU, memori dan I/O yang saling

berkomunikasi satu dengan lainnya.

Saluran yang menghubungkan modul-modul

yang berbeda ini disebut struktur

interkoneksi.

Desain struktur interkoneksi tergantung

pada pertukaran antar tiap modul.

Strukrur Interkoneksi

Memori N Word

0 . . .-N 1

Memori N Word

0 . . .-N 1

ReadWrite

AddressAddress

DataData

DataData I/O Module M Ports

I/O Module M Ports

ReadWrite

AddressAddress

InternalData

InternalData

ExternalData

ExternalData

InternalData

InternalData

ExternalData

ExternalData

InterruptSignal

InterruptSignal

CPUCPU Interrupt Signal Interrupt Signal

DataData

DataDataInstructionsInstructions

Control SignalControl Signal

Input/Output pada Tiap Modul

Memori Prosesor Prosesor membaca instruksi atau data dari memori. Prosesor Memori Prosesor menulis data ke memori. I/O Prosesor Prosesor membaca data dari perangkat I/O melalui modul

I/O. Prosesor I/O Prosesor mengirim data ke perangkat I/O. Memori I/O Untuk kedua kasus ini, modul I/O dapat secara langsung

saling bertukar data dengan memori tanpa melalui prosesor melalui mekanisme DMA (Direct Memory Access).

Tipe Transfer

Bus merupakan jalur komunikasi yang menghubungkan dua perangkat atau lebih.

Biasanya secara broadcast, namun ada juga yang berupa group.

Contoh : data bus 32 bit merupakan 32 bit kanal yang terpisah.

Bus diklasifikasi menjadi :1. Data line2. Address line3. Control line

Apa itu Bus ?

Data line menyediakan jalur untuk perpindahan data di antara modul-modul.

Ingat : data dan instruksi tidak dibedakan. Kumpulan beberapa data line dikenal sebagai

data bus. Umumnya data bus terdiri atas 8, 16 atau 32

line. Jumlah line menunjukkan lebar data bus. Lebar data bus berpengaruh terhadap kinerja

sistem. Semakin lebar, maka jumlah data yang ditranfer pada suatu waktu akan lebih banyak.

Data Bus

Address bus menunjukkan asal atau tujuan dari data pada data bus.

Lebar address bus kapasitas maksimum memori sistem.

Contoh : 8080 memiliki 16 bit address bus yang berarti terdapat 64K ruang alamat (= kapasitas maksimum memori 64K).

Address Bus

Control Bus

Control bus digunakan untuk mengontrol akses ke dan penggunaan data bus dan address bus.

Control line meliputi : Memory write Memory read I/O write I/O read Clock Reset

Bus request Bus grant Interrupt request Interrupt ACK Transfer ACK

Skema Interkoneksi Bus

CPUCPU MemoriMemori MemoriMemori I/OI/O I/OI/O...

..

.

Address line

Data line

Bus

Control line

Arsitektur Bus Secara Fisik

Sistem bus merupakan sejumlah konduktor elektrik yang paralel.

Konduktor berupa garis-garis logam pada card atau circui t board tercetak.

The bus extends acro ss all of the compone nts tat taps into the b

us lines.

Parallel lines on circuit boards (ISA or PCI)

Ribbon cables (IDE)

Strip connectors on mother boards (PC104)

External cabling (USB or Firewire)

Implementasi Fisik Bus

Traditional Bus Architecture

Local bus - CPU Cache

System bus - Main memory Cache

Expansion bus - I/O Modules Main memory

Traditional Bus Architecture

- High Performance Architecture

Local bus - CPU Cache/bridge

System bus - Cache/bridge memory

- High speed bus - - High speed I/O module Cache/bridge

Expansion bus - - Low speed I/O modules Expansion interf

ace

- High Performance Architecture

Desain Bus

Type Dedicated Multiplexed

Bus Width Address Data

Timing Synchronous Asynchronous

Method of Arbitration Centralized Distributed

Data Transfer Type Read Write - -Read modify write - -Read after write Block

Dedicated busTipe ini memiliki fungsi tertentu atau atau

sebagai subset fisik dari komponen komputer.

Contoh : address bus dan data bus berupa line yang terpisah.

Multiplexed bus Pada tipe ini, sebuah line dapat digunakan

untuk berbagai tujuan (dikenal sebagai time multiplexing).

Tipe Bus

Sentralisasi Sebuah perangkat hardware yang berfungsi

sebagai bus controller (arbiter) bertanggung jawab mengontrol alokasi waktu atas bus tertentu.

Distribusi Pengontrolan bus tidak dilakukan secara

terpusat. Access control logic pada tiap modul saling

berbagi penggunaan bus.

Metode Arbitrasi Bus

Metode Arbitrasi Bus