Download - Modul Sistem Digital
1 | P a g e
BAB I
DASAR TEORI
Gerbang logika merupakan dasar pembentukan sistem digital. Gerbang logika beroperasi
dengan bilangan biner, sehingga disebut juga gerbang logika biner.
Tegangan yang digunakan dalam gerbang logika adalah Tinggi atau Rendah. Tegangan tinggi
berarti 1, sedangkan rendah berarti 0.
1. Gerbang AND
Gerbang AND digunakan untuk menghasilkan logika 1 jika semua masukan mempunyai
logika 1, jika tidak maka hasilnya adalah logika 0.
2. Gerbang OR
Gerbang OR akan memberikan keluaran 1 jika salah satu dari masukannya pada keadaan 1.
Jika diinginkan keluaran bernilai 0, maka semua masukan harus dalam keadaan 0.
2 | P a g e
3. Gerbang NAND (Not AND)
Gerbang NAND akan mempunyai keluaran 0 bila semua masukan pada logika 1.
Sebaliknya jika ada sebuah logika 0 pada sembarang masukan pada gerbang NAND, maka
keluaran akan bernilai 1.
4. Gerbang NOR
Gerbang NOR akan memberikan keluaran 0 jika salah satu dari masukannya pada
keadaan 1. Jika diinginkan keluaran bernilai 1, maka semua masukannya harus dalam
keadaan
0.
3 | P a g e
5. Gerbang XOR
Gerbang XOR (dari kata exclusive OR) akan memberikan keluaran 1 jika masukan-
masukannya mempunyai keadaan yang berbeda.
6. Gerbang NOT
Gerbang NOT adalah gerbang yang mempunyai sebuah input dan sebuah output.
Gerbang NOT berfungsi sebagai pembalik (inverter), sehingga output dari gerbang ini
merupakan kebalikan dari inputnya.
4 | P a g e
BAB II
PEMBAHASAN
Dalam praktikum menggunakan alat yang bernama Digital Trainer, kemudian disini saya
menggunakan software Electric Workbench untuk merepresentasikan dari alat digital trainer
tersebut. Electronics workbench (EWB) adalah sebuah software yang digunakan mengujian
dan eksperimen rangkaian elektronika EWB terdiri dari Menu Reference, Sources, Basic,
Diodes, Transistors, Analog ICs, Mixed ICs, DigitalICs, Indicators dan masih banyak lagi
menu yang terdapat pada EWB.
1. Rangkaian Gerbang AND
Untuk membuat rangkaian logika AND diperlukan IC 7408 (Quad 2 - in AND).
Berikut adalah struktur dari IC 7408 (Quad 2 - in AND).
5 | P a g e
Dimana IC tersebut mempunyai 14 kaki. Yaitu kaki 1,2,4,5,8,9,11,12 merupakan kaki untuk
input. Sedangkan pada kaki 3,6,10,13 adalah untuk output, dan kaki 7 untuk Ground serta
kaki 14 untuk sumber daya. Pada IC 7408 ini berfungsi untuk membentuk gerbang logika
and.
Contoh rangkaian logika AND :
Tabel kebenaran :
6 | P a g e
Skema pengkabelan :
7 | P a g e
2. Rangkaian Gerbang OR
Pada rangkaian logika OR diperlukan IC 7432 (Quad 2 - in OR).
Berikut adalah struktur dari IC 7432 (Quad 2 - in AND).
Dimana IC tersebut mempunyai 14 kaki. Yaitu kaki 1,2,4,5,8,9,11,12 merupakan kaki untuk
input. Sedangkan pada kaki 3,6,10,13 adalah untuk output, dan kaki 7 untuk Ground serta
kaki 14 untuk sumber daya. Pada IC 7432 ini berfungsi untuk membentuk gerbang logika or.
Contoh rangkaian logika OR :
Tabel kebenaran :
8 | P a g e
Skema pengkabelan :
9 | P a g e
BAB III
ALJABAR BOOLE
Aljabar Boole adalah salah satu aljabar yang berkaitan dengan variabel-variabel biner
dan operasi-operasi logika. Variabel-variabel dalam aljabar boole dinyatakan dengan huruf-
huruf seperti : A, B, C, …, X, Y, Z. Sedangkan dalam aljabar Boolean terdapat 3 operasi
logika dasar yaitu : AND, OR dan NOT.
Sebuah fungsi Boolean adalah sebuah ekspresi aljabar yang dibentuk dengan variabel-
variabel biner, simbol-simbol operasi logika, tanda kurung dan tanda “=”. Untuk sebuah nilai
yang diberikan pada variabel, fungsi Boolean dapat bernilai 1 atau 0.
Contoh fungsi Boolean :
f = X + Y ‟ . Z
Fungsi f sama dengan 1 jika X = 1 atau jika kedua nilai Y „ dan Z = 1.
f = 0 dalam hal lain.
Tetapi kita juga dapat menyatakan bahwa jika Y „ = 1, maka Y = 0, karena Y „ adalah
komplemen dari Y. Secara ekuivalen dapat dinyatakan bahwa :
f = 1
jika X = 1 atau Y.Z = 0.1
Hubungan antar sebuah fungsi dengan variabel-variabel binernya dapat disajikan
dalam bentuk sebuah tabel : Tabel Kebenaran (Truth Table). Untuk menyajikan sebuah
fungsi dalam sebuah tabel kebenaran, dibutuhkan sebuah daftar 2n kombinasi 1 dan 0 dari n
buah variabel biner.
Contoh : f = X + Y ‟ . Z
∑ variabel = 3 (X, Y‟ dan Z)
2n = 2
3 = 8 kombinasi 0 dan 1.
Maka tabel kebenarannya adalah sebagai berikut :
X Y Y‟ Z Y „ .Z f = X + Y ‟ . Z
0 0 1 0 0 0
0 0 1 1 1 1
0 1 0 0 0 0
10 | P a g e
0 1 0 1 0 0
1 0 1 0 0 1
1 0 1 1 1 1
1 1 0 0 0 1
1 1 0 1 0 1
Sebuah fungsi Boolean dapat diubah menjadi sebuah diagram logika yang terdiri dari
gerbang-gerbang logika.
Contoh : f = X + Y ‟ . Z
Diagram logikanya :
Kegunaan dari aljabar Boole adalah memberikan fasilitas penulisan dalam perancangan
rangkaian digital. Aljabar Boole menyediakan alat untuk dibuat :
1. Mengekspresikan dalam bentuk aljabar sebuah tabel kebenaran yang merupakan
hubungan antara variabel-variabel,
2. Mengekspresikan dalam bentuk aljabar hubungan input dan output diagram logika,
3. Mendapatkan rangkaian-rangkaian yang lebih sederhana untuk fungsi yang sama.
Relasi-Relasi Dasar Aljabar Boole :
1. X + 0 = X 7. X + X‟ = X 13. X.(Y+Z) = X.Y + X.Z
2. X + 1 = 1 8. X . X‟ = 0 14. X + Y.Z = (X+Y) . (X+Z)
3. X . 0 = 0 9. X + Y = Y + X 15. (X + Y)‟ = X‟ . Y‟
4. X . 1 = X 10. X . Y = Y . X 16. (X.Y)‟ = X‟ + Y‟
5. X + X = X 11. X+(Y+Z) = (X+Y)+Z 17. (X‟)‟ = X
6. X . X = X 12. X.(Y.Z) = (X.Y).Z 18. X.(X+Y) = X
19. X + (X.Y) = X
Relasi (1), (2), (3) dan (4) disebut dengan Hukum penjalinan dengan konstanta.
Relasi (5) dan (6) disebut Hukum perluasan.
Relasi (7) dan (8) disebut Hukum komplementasi
Y’.Z Y’
Y
X
Z
f = X + Y ’.Z
11 | P a g e
Relasi (9) dan (10) disebut Hukum komutatif.
Relasi (11) dan (12) disebut Hukum asosiatif.
Relasi (13) dan (14) disebut Hukum distributif.
Relasi (14) tidak dapat digunakan dalam aljabar biasa, tetapi relasi ini sangat berguna dalam
memanipulasi ekspresi-ekspresi aljabar boole.
Relasi (15) dan (16) disebut Dalil de Morgan.
Relasi (17) menyatakan jika suatu variabel dikomplemenkan sebanyak dua kali maka akan
didapat nilai asli dari variabel tersebut.
Relasi (18) dan (19) disebut Hukum absorpsi.
Percobaan 2.1
Menyusun fungsi Boolean
Dari percobaan 1.2, percobaan 1.3 dan percobaan 1.4 pada modul 01 praktikum
pengantar sistem digital sebelumnya, maka buatlah fungsi booleannya !
Percobaan 1.2 Rangkaian Logika Kombinasi 2 Masukan
Gambar 1.2a
Gambar 1.2b
12 | P a g e
Gambar 1.2c
Gambar 1.2 Rangkaian Logika Kombinasi 2 Masukan
Percobaan 1.3 Rangkaian Logika Kombinasi 3 Masukan
Gambar 1.3a
13 | P a g e
gambar 1.3b
Gambar 1.3 Rangkaian Logika Kombinasi 3 Masukan
14 | P a g e
Percobaan 1.4 Rangkaian Logika Kombinasi 4 Masukan
Gambar 1.4 Rangkaian Logika Kombinasi 4 Masukan
Percobaan 2.2
Menggambar fungsi Boolean dalam diagram skema DSCH2
Dari relasi-relasi dasar aljabar boolean buatlah diagram skema DSCH2 nya
Relasi-Relasi Dasar Aljabar Boole :
1. X + 0 = X 7. X + X‟ = 1 13. X.(Y+Z) = X.Y + X.Z
2. X + 1 = 1 8. X . X‟ = 0 14. X + Y.Z = (X+Y) . (X+Z)
3. X . 0 = 0 9. X + Y = Y + X 15. (X + Y)‟ = X‟ . Y‟
4. X . 1 = X 10. X . Y = Y . X 16. (X.Y)‟ = X‟ + Y‟
5. X + X = X 11. X+(Y+Z) = (X+Y)+Z 17. (X‟)‟ = X
6. X . X = X 12. X.(Y.Z) = (X.Y).Z 18. X.(X+Y) = X
19. X + (X.Y) = X
BAB IV
FLIP - FLOP
15 | P a g e
Pada rangkaian kombinasional (AND, OR, NAND, NOR, NOT Gate) yang
pernah dipelajari, keadaan outputnya hanya tergantung pada kondisi inputnya,
dimana begitu inputnya berubah maka outputnya juga ikut berubah pula. Untuk
mengatasi hal tersebut, maka diperlukan suatu rangkaian logika yang outputnya
tidak selalu tergantung pada inputnyatetapi juga tergantung pada output sebelumnya,
sehingga rangkaian ini mempunyai kemampuan mengingat yang baik. Rangkaian
seperti ini disebut Rangkaian Logika Sekuensial.
Sebagai rangkaian dasar yang dapat dipakai untuk membuatrangkaian logika
sekuensial adalah rangkaian FLIP-FLOP atau disebut juga rangkaian Bistabil
multivibrator.
Flip-flop dapat dibentuk dari dua buah NAND Gate atau dua buah NOR Gate
yang dihubungkan dsaling menyilang, yaitu output dari NAND Gate/NOR Gate
yang pertama dimasukkan kefalam input dari NAND Gate/NOR Gate yang kedua,
dan kemudian output dari NAND Gate/NOR Gate yang kedua dimasukkan kedalam
input dari NAND Gate/NOR Gate yang pertama. Perhatikan gambar dibawah ini :
Flip-Flop dengan NAND Gate Flip-Flop dengan NOR Gate
Macam macam flip-flop :
1. RS flip-flop
Mempunyai dua masukan yaitu, S = Set dan R = Reset dan dua output yaitu Q
dan q. Bertindak sebagai 1 bit memory dengan output Q sebagai nilai bit
tersebbut. S=1, R=1 tidak dibenarkan (tidak boleh diset secara serentak) karena
akan menghasilkan output yang tidak konsisten. Dalam keadaan semula output
Q=0, maka untuk merubah Q=1 maka harus diberikan trigger pada S(S=1).
Setelah itu Q akan tetap logic 1 walaupun S kembali 0 lagi. Kemudian untuk
merubah Q=0 lagi maka kira harus me-reset R dengan Logic 1 (R=1)
selanjutnya Q akan tetap 0 walaupun R di reset lagi.
16 | P a g e
Gambar RS flip-flop dengan NAND Gate dan Nor Gate
2. Clocked RS flip-flop
Pada rangkaian digital sering terjadi beberapa buah RS flip-flop bekerja secara
bersamaan dan ini tentunya sangat tidak diharapkan. Untuk mengatasi hal itu
diperlukan alat pengontrol yang disebut Clock (Cls). Dengan adanya clock
tersebut, maka output akan berubah hanya pada saat clock diberikan logic 1.
Dengan adanya clocked RS flip-flop memiliki 3 buah input yaitu, R, S, dan
Clock yang berfungsi sebagai pengontrol dari R (reset) dan S (set) dan 2 buah
output seperti pada gambar di bawah ini :
Gambar RS Clock flip-flop dengan NAND Gate dan NOR Gate
3. T flip-flop
Rangkaian T flip-flop ini dibentuk oleh suatu rangkaian Clock RS flip-flop yang
kedua outputnya diumpan balikkan kembali pada input RS dari flip-flop tersebut.
Istilah T dalam rangkaian ini artinya adalah Toggle. Rangkaian T flip-flop
gambar rangkaiannya adalah sebagai berikut :
Gambar rangkaian T flip-flop dengan NAND Gate dan NOR Gate
4. D Flip-flop
Pada rangkaian RS flip-flop sering terjadi nilai output yang tidak diharapkan
(Q=1 dan q=1 atau Q=0 dan q=0). Untuk mengatasi hal ini salah satu AND Gate
17 | P a g e
yang pertama diberikan input D, sedangkan pada AND Gate yang kedua
diberikan input D yang sudah dilewatkan melalui Not Gate .
Gambar rangkaian D flip-flop dengan NAND Gate dan NOR Gate
Data yang dimasukkan melalui input D akan disimpan pada output Q apabila Cl
dalam keadaan logic 1 walau hanya sebentar, output Q akan mengikuti input D
selama Cl = 1, tetapi jika Cl=0maka perubahan pada input D tidak akan
mempengaruhi output Q lagi. Rangkaian D flip-flop ini hanya mampu
menyimpan data sebanyak 1 bit sajadan untuk sementara waktu.
5. JK flip-flop
JK flip-flop merupakan salah satu rangkaian flip-flop yang sering
digunakan,karena keadaan outputnya selalu stabil dan keadaan yang tidak
diharapkan tidak pernah akan terjadi. Rangkaian JK flip-flop ini dibentuk oleh 2
buah Clocked RS flip-flop yang dihubungkan menjadi satu. Yang pertama
disebut master (induk) dan yang kedua disebut slave (pembantu). Sifat dari
pembantu ini selalu mengikuti sifat induknya. Kedua input dari master flip-flop
masuk kedalam input slave dlip-dlop, kemudian output dari slave flip-flop
diumpanbalikkan kembali sebagai input dari master flip-flop.
JK flip-flop dengan NAND Gate JK flip-flop dengan NOR Gate
18 | P a g e
BAB IV
REGISTER DAN COUNTER
1. Counter
Counter adalah rangkaian logika sekuensial yang dapat dipergunakan untuk
menghitung jumlah pulsa yang masuk dan dinyatakan dengan bilangan biner.
a. Counter asynchronous
Counter Asyncronous disebut juga Ripple Through counter atau counter Serial
(serial Counter), karena output masing-masing flip-flop yang digunakan akan
bergulingan (berubah kondisi dari 0 ke 1) dan sebaliknya secara berurutan atau
langkah demi langkah, hal ini disebabkan karena hanya flip-flop yang paling
ujung saja yang dikendalikan oleh sinyal clock, sedangkan sinyal clock untuk
flip-flop lainnya diambil dari masing-masing flip-flop sebelumya. Contoh
gambar rangkaian dan simulsi counter asynchronous dapat dilihat pada gambar
dibawah ini.
Skematik counter asyncronous
Simulasi counter asyncronous
b. Counter synchronous
Counter synchronous disebut sebagai counter parallel, output flip-flop yang
digunakan bergulingan secara serempak. Hal ini disebabkan karena masing-
masing flip-flop tersebut dikendalikan secara serempak oleh sinyal clock.
Contoh gambar rangkaian dan simulasi counter synchronous menggunakan D-FF
dapat dilihat pada gambar dibawah ini.
19 | P a g e
Schematic synchronous
Simulasi counter synchronous
2. Register
Register adalah suatu rangkaian logika yang mampu menyimpan data dalam bentuk
bilangan biner yang berasal dari pengolahan decode counter sebelum diteruskan
kepada rangkaian decoder. Register dapat dibangun dari satu atau beberapa Flip-
Flop (FF) yang digabungkan menjadi satu. Setiap FF hanya mampu menyimpan data
1 bit. Ini berarti bahwa untuk menyimpan data 4 bit diperlukan empat buah FF.
Dalam hal ini, FF Data merupakan jenis FF yang banyak digunakan dalam
menyusun rangkaian register, karena FF Data dapat merekam dan menahan data.
Keluaran FF ini akan berubah sesuai dengan data yang dimasukkan ketika clock-nya
mulai naik dan setelah kondisi clock tinggi. Proses ini dinamakan proses merekam
data. Sedangkan ketika clocknya mulai turun dan setelah clocknya pada kondisi
rendah, maka nilai keluaran dari FF Data tidak dapat berubah. Proses ini dinamakan
proses menahan atau menyimpan data.
Pada Register lebih dari satu bit, dikenal dua cara untuk menyimpan data, yaitu :
Penyimpanan data secara berderet (seri)
Penyimpanan data secara jajar (paralel)
Demikian pula dengan cara mengeluarkan data dari register. Untuk mengeluarkan
data dari register lebih dari satu bit dapat dilakukan melalui dua mekanisme, yaitu :
Pengeluaran data secara berderet (seri)
Pengeluaran data secara jajar (paralel)
20 | P a g e
a. Penyimpanan data secara seri (berderet)
Penyimpanan data secara seri dilakukan dengan memasukkan data per bit,
misalnya dari FF paling kiri digeser per bit ke kanan sampai semua FF terisi.
Penyimpanan seperti ini dinamakan "penyimpanan data geser kanan".
Penggeseran data ini dikendalikan melalui sinyal clock. Gambar 4.1 menyatakan
rangkaian penyimpanan data secara seri, yang menggunakan FF data. Misalkan
FF data yang dipilih akan mengambil data ketika sinyal clock mulai turun
(trailing-edge). Pengambilan data terjadi ketika sinyal clock bernilai rendah dan
penahanan data dilakukan ketika sinyal clock bernilai tinggi
Gambar Rangkaian
Penyimpanan Data Secara Seri
Dalam rangkaian gambar 4.1 terlihat bahwa keluaran dari FF Q3, Q2 dan Q1
merupakan masukan data bagi FF berikutnya. Berikut ini disajikan sebuah contoh
bentuk sinyal yang dihasilkan oleh register tersebut dalam bentuk diagram waktu
(gambar 4.2). Dari diagram tersebut terlihat bahwa data yang dimasukkan ke FF
paling kiri digeser ke kanan secara berkesinambungan dan untuk menyimpan data
4 bit secara seri diperlukan waktu empat kali periode clock-nya.
Diagram Waktu
untuk pengambilan data secara seri
b. Penyimpanan data secara paralel (berjajar)
Penyimpanan data secara paralel dapat dipahami sebagai pemasukan data D3, D2,
D1, dan D0 berturut-turut ke FF dengan keluaran berturut-turut Q3, Q2, Q1, dan
Q0, secara serentak atau bersamaan (lihat gambar 4.3). Misalkan FF data yang
digunakan dalam rangkaian ini akan mengambil data ketika sinyal clock berubah
menjadi tinggi dan selama sinyal clock bernilai tinggi. Pada saat sinyal clock
21 | P a g e
bernilai rendah, keluaran FF dalam keadaan stabil (menahan). Dalam hubungan
ini baik masukan seri maupun clock dapat dipasang pada nilai rendah, sehingga
data masukan seri tidak mengubah keluaran.
Cara kerja dari rangkaian penyimpan data secara paralel dapat dijelaskan
sebagai berikut:
Ketika Kendali Masukan diberi nilai "0", maka keluaran dari gerbang G11,
G12, sampai dengan G42, selalu bernilai "1". Ini berarti bahwa sinyal Preset
dan sinyal Preclear bernilai "1". Karena Preset dan Preclear dinyatakan aktif
rendah, maka FF berfungsi normal. Namun karena clock bernilai nol, maka
keluaran FF akan stabil (mempertahankan nilai semula). Dalam keadaan ini
data lama ditahan, dan data baru tidak boleh masuk.
Rangkaian
Penyimpanan Data Secara Paralel
Ketika Kendali Masukan diberi nilai "1", maka keluaran seluruh gerbang G11,
G12, sampai G42 bergantung kepada data yang dimasukkan. Bila datanya "0",
maka Ps = 1 dan Pc = 0 maka keluaran FF yang bersangkutan akan sama
dengan "0" pula. Selanjutnya jika data yang masuk = 1, maka Ps = 0 dan Pc =
1 sehingga keluaran pada FF yang bersangkutan = 1. Ini berarti ketika Kendali
Masukan bernilai "1", keluaran pada masing-masing FF akan sama dengan
nilai data yang akan disimpan dan dapat dikatakan register dalam proses
menyimpan data.
c. Pengeluaran data secara seri (berderet)
Baik pada gambar 4.1 maupun gambar 4.3 tertera label "Keluaran Seri" pada FF
paling kanan. Maksudnya adalah bahwa register tersebut dapat mengeluarkan
data secara seri. Data akan keluar bit demi bit ke kanan dengan pengendalian
sinyal clock. Ini berarti bahwa data yang disimpan ke dalam register secara seri
maupun paralel, dapat dikeluarkan secara seri. Artinya cara mengeluarkan data
dari suatu register tidak bergantung kepada mekanisme penyimpanan datanya.
22 | P a g e
d. Pengeluaran data secara paralel (berjajar)
Mekanisme pengeluaran data secara paralel (serentak) dapat dijelaskan dengan
memperhatikan gambar 4.4. Dalam gambar tersebut Gerbang AND memiliki
masukan dari keluaran FF dan sinyal Kendali Keluaran. Keluaran dari gerbang
AND adalah data yang dikeluarkan dari register.
Gambar Rangkaian Pengeluaran
Data Secara Paralel
Ketika Kendali Keluaran bernilai "0", maka semua gerbang AND akan memiliki keluaran
"0". Tetapi ketika Kendali keluaran bernilai "1", maka isi register akan dikeluarkan secara
bersamaan, dan dapat dibaca dari D3, D2, D1 dan D0. Dengan demikian penambahan
gerbang AND pada rangkaian tersebut berguna untuk mengatur kapan saatnya data yang
tersimpan dalam register tersebut akan dikeluarkan. Data akan dikeluarkan jika Kendali
keluaran diberi nilai "1".
BAB V
MULTILEVEL NAND DAN NOR
I. TUJUAN
Setelah melakukan praktikum ini mahasiswa diharapkan mampu:
1. Memahami fungsi gerbang NAND dan NOR sebagai gerbang universal
2. Memahami bahwa semua fungsi Boolean dapat diimplementasikan dengan hanya
menggunakan gate NAND dan NOR saja
II. TEORI DASAR
Gerbang yang paling sering digunakan untuk membentuk rangkaian kombinasi adalah
gerbang NAND dan NOR dibandingkan gerbang AND dan OR. Dari sisi aplikasi perangkat
luar gerbang NAND dan NOR lebih umum sehingga gerbang NAND dan NOR dikenal
sebagai gerbang yang “universal”.
23 | P a g e
Alasannya adalah banyak sistem digital dapat dengan mudah diimplementasikan
dengan gerbang universal tersebut, baik rangkaian kombinasi maupun rangkaian sekuensial.
Sebagai dasar untuk mempermudah pernyataan dari gerbang AND,OR,NOT menjadi NAND
dan NOR dapat dilihat dari gambar 2.1 berikut ini :
a. Rangkaian ekivalen gerbang NOT dengan gerbang NAND saja
b. Rangkaian ekivalen gerbang AND dengan gerbang NAND saja
c. Rangkaian ekivalen gerbang OR dengan gerbang NAND saja
d. Rangkaian ekivalen gerbang NOT dengan gerbang NOR saja
e. Rangkaian ekivalen gerbang AND dengan gerbang NOR saja
B1
B1
B1
B1
B1
B2
B1B
2
B1
B2
B1B
2 B1B
2
B1
B2
B1
+ B2
B1
B2
B1
B2
B1
+ B2
B1
B1
B1
B1
B1
B2
B1
B2
B1
B2
B1B
2
B1B
2
B1
B2
B1
B2
B1 + B
2
B1 + B
2B
1 + B
2
24 | P a g e
f. Rangkaian ekivalen gerbang OR dengan gerbang NOR saja
Gambar 2.1 Bentuk-Bentuk Rangkaian Ekivalen
III. KOMPONEN DAN PERALATAN
1. Modul Trainer Digital Kombinasional
2. Kabel jumper secukupnya
IV. LANGKAH PERCOBAAN
PERCOBAAN 1 :
1 Ambillah pada trainer 4 buah gerbang NAND 2 input. Kemudian rangkailah sesuai
gambar 2.2.
Gambar 2.2
2. Berilah kombinasi input pada B0 dan B1 dan amati hasilnya pada output led L.
Kemudian catat hasilnya dalam tabel 2.1
Tabel 2.1
Input Output
B0 B1 L
0
0
1
1
0
1
0
1
25 | P a g e
3. Dengan melihat hasil pada fungsi outputnya, apakah padanan fungsi pada gambar 2.1 di
atas ?
4 Buatlah rangkaian padanannya yang terdiri dari gerbang AND, OR, dan NOT. Buktikan
kebenarannya menggunakan tabel kebenaran.
5. Bandingkan Tabel Kebenaran hasil no. 4 dengan hasil no. 2.
PERCOBAAN 2 :
A. Konversi gerbang Logika dasar menjadi NAND atau NOR saja
Gambar 2.3
1. Rangkailah gambar 2.3 diatas pada trainer digital dan isilah tabel 2.2.
Tabel 2.2
Input Output
A B C D L
0
0
0
0
0
0
0
0
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
0
0
1
1
0
0
0
1
0
1
0
1
0
1
0
1
26 | P a g e
1
1
1
1
1
1
0
0
1
1
1
1
1
1
0
0
1
1
0
1
0
1
0
1
2. Buatlah rangkaian padanan dari gambar 2 dengan menggunakan hanya gerbang
NAND saja.
3. Berilah kombinasi input pada A,B,C,dan D dan amati hasilnya pada output led L.
Kemudian catat hasilnya dalam tabel kebenaran seperti tabel kebenaran 2.2.
4. Bandingkan hasil Tabel Kebenaran pada prosedur 2, dengan Tabel Kebenaran
yang menggunakan fungsi AND dan OR pada prosedur 1. Apa kesimpulan anda?
4. Buatlah rangkaian padanan dari gambar 2 dengan menggunakan hanya gerbang
NOR saja.
5. Berilah kombinasi input pada A,B,C,dan D dan amati hasilnya pada output led L.
Kemudian catat hasilnya seperti tabel kebenaran 2.2.
6. Bandingkan hasil Tabel Kebenaran pada prosedur 5, dengan Tabel Kebenaran
yang menggunakan fungsi AND dan OR pada prosedur 1. Apa kesimpulan anda?
BAB VI
PETA KARNAUGH
Digunakan untuk menyederhanakan fungsi boolean
Dengan cara memetakan tabel kebenaran dalam kotak-kotak segi empat yang
jumlahnya tergantung dari jumlah peubah (variabel) masukan
Penyederhanaan untuk setiap “1” yang bertetanggaan 2,4,8,16… menjadi suku
minterm yang sederhana
1. Peta Karnaugh 2 Peubah
Contoh :
27 | P a g e
2. Peta Karnaugh 3 Peubah
Peletakan posisi suku minterm
Contoh : f = m (0,1,2,4,6)
3. Peta Karnaugh 4 Peubah
Peletakan posisi suku minterm
28 | P a g e
Contoh : f = m (0,2,8,10,12,14 )
4. Peta Karnaugh 5 Peubah
Peletakan posisi suku minterm
Contoh : f = m (0,7,8,15,16,23,24 )
29 | P a g e
5. Peta Karnaugh 6 Peubah
Peletakan posisi suku minterm
Contoh :
f= m(0,4,10,11,18,21,22,23,26,27,29,30,31,32,36,50,53,54,55,58,61,62,63)
Peta Karnaugh Sukumax
Dengan cara memetakan tabel kebenaran dalam kotak-kotak segi empat yang
jumlahnya tergantung dari jumlah peubah (variabel) masukan
30 | P a g e
Penyederhanaan untuk setiap “0” yang bertetanggaan 2,4,8,16… menjadi suku
maxterm yang sederhana.
Contoh : g = M(1,3,4,5,6,7,9,11,13,15)
Penilikan kesamaan
Peta Karnaugh dapat digunakan untuk menilik kesamaan dua buah fungsi
boolean
Contoh : Buktikan kesamaan
Dapat dilihat kedua fungsi memiliki peta karnaugh yang sama.
BABVII
RANGKAIAN TERINTEGRASI
Rangkaian terintegrasi adalah rangkaian aplikasi yang terbentuk dari berbagai
macam gerbang logika. Rangkaian terintegrasi dapat merupakan kombinasi dari
satu jenis gerbang logika atau lebih. Penyederhanaan rangkaian terintegrasi
dapat menggunakan teorema aljabar boole dan atau peta karnaugh.
31 | P a g e
A. ADDER
1. Half adder
Half adder (penjumlahan paruh) adalah intai logika yang keluarannya
merupakan jumlah dari dua bit bilangan biner. Half adder disebut juga
sebagai rangkaian penjumlahan tidak lengkap. Half adder merupakan
rangkaian dasar penjumlahan yang dapat dipakaiuntuk menjumlahkan
bilangan biner serperti, 0+0, 0+1, 1+0, 1+1. Oleh karena itu rangkaian half
adder mempunyai 2 buah jalan input dan 2 buah jalan output, dimana output
yang pertama berfungsi sebagai hasil penjumlahan (sum) dan output yang
kedua berfungsi sebagai nilai pindahan (carry).
Contoh :
2. Full Adder
32 | P a g e
Full adder (penjumlahan penuh) adalah untai logika yang keluarannya
merupakan jumlah dari tiga bit bilangan biner. Sesuai dengan namanya,
maka full adder dapat menjumlahkan 3 buah angka biner seperti 0+0+1,
1+1+0, 1+0+1, dan seterusnya.
Rangkaian full adder dapat juga dibangun dari dua buah rangkaian half
adder seperti dibawah ini.
33 | P a g e
B. SUBTRACTOR
1. Half subtractor
Half subtractor adalah suatu rangkaian logika yang dapat dipergunakan
untuk melaksanakan pengurangan dua angka biner seperti, 0-0, 0-1, 1-0,
1-1. Proses pengurangan tersebut dapat dilakukan dengan rangkaian
logika EX-OR Gate dan AND Gate yang bagian inputnya dilewatkan
melalui inverter (NOT Gate) seperti gambar dibawah ini :
Table kebenaran :
A B Selisih
(Difference)
Pinjam
(Borrow)
0 0 0 0
0 1 1 1
1 0 1 0
1 1 0 0
2. Full subtractor
Sebagaimana telah dijelaskan diatas bahwa half subtractor hanya dapat
dipergunakan untuk mengurangkan 2 buah bilangan biner yang terdiri
34 | P a g e
dari 2 bit, maka full subtractor dapat dipergunakan untuk mengurangi 3
buah bilangan biner seperti, 1-0-1, 0-1-0, dan lain sebagainya.
Rangkaiannya terdiri dari 2 buah half subtractor dan sebuah OR Gate
seperti pada gambar dibawah ini.
1. Kesimpulan
BAB I
GERBANG LOGIKA DASAR
1. Gerbang logika dasar ada gerbang AND, OR, NOT, NAND, NOR EX-OR.
2. Gerbang AND output y akan bernilai 1 jika kedua inpitan A dan B bernilai 1 , dan
output Y bernilai 0 pada keadaan yang lain
3. Gerbang OR merupakan kebalikan dari gerbang AND.
4. Gerbang NOT outputnya akan bernilai 1 jika inputnya bernilai 0, dan juga
sebaliknya
5. Gerbang NAND outputnya bernilai 0 jika kedua input A dan B bernilai 0, dan
outputnya bernilai 1 pada keadaaan yang lain.
6. Gerbang NOR merupakan kebalikan dari gerbang NAND
7. Gerbang EX-OR output Y akan bernilai 0 jika kedua inputnya memiliki nilai yang
sama dan outputnya akan bernilai 1 jika kedua inputnya memiliki nilai yang tidak
sama.
8. 4 in 1 gerbang OR dan 2 in 3 gerbang OR outputnya akan bernilai 0 jika keempat
inputnya bernilai 0, dan outputnya bernilai 1 pada keadaan yang lain.
9. 4 in 1 gerbang AND dan 2 in 3 gerbang AND kebalikan dari 4 in 1 gerbang OR
dan 2 in 3 gerbang OR.
BAB II
35 | P a g e
ALJABAR BOOLE
1. Untuk mempermudah dalam menyelesaikan perhitungan.
2. Aljabar boole mempunyai 6 hkum yaitu :
a. Hukum identitas
b. Hukum komutatif
c. Hukum asosiatif
d. Hukum distributive
e. Hukum absortif
f. Hukum demorgan
BAB III
FLIP – FLOP
1. Rangkaian flip – flop dipakai untuk rangkaian sekuensial dan berguna untuk
membuat rangkaian memory.
2. Macam rangkaian flip- flop yaitu :
- RS flip flop
- Clocked RS flip – flop
- T flip – flop
- D flip – flop
- JK flip - flop
BAB IV
REGISTER DAN COUNTER
1. Counter ada dua macam yaitu counter synchronous dan counter asynchronous
2. Register berfungsi untuk menyimpan data dan menghindarkan berkedipnya angka
yang ditunjukkan oleh display.
3. Pada Register lebih dari satu bit, dikenal dua cara untuk menyimpan data, yaitu :
a. Penyimpanan data secara berderet (seri)
b. Penyimpanan data secara jajar (paralel)
4. Demikian pula dengan cara mengeluarkan data dari register. Untuk mengeluarkan
data dari register lebih dari satu bit dapat dilakukan melalui dua mekanisme, yaitu
:
a. Pengeluaran data secara berderet (seri)
b. Pengeluaran data secara jajar (paralel)
36 | P a g e
BAB V
MULTILEVEL NAND DAN NOR
1. Untuk mengoptimalkan pemakaian seluruh gerbang yang terdapat dalam sebuah
IC.
2. Untuk menghemat biaya.
3. Ada dua cara untuk menyederhanakan rangkaian kombinasional menjadi
rangkaian gerbang NAND atau NOR saja yaitu :
a. Dengan menggambar.
b. Dengan mendapatkan persamaan.
BAB VI
PETA KARNAUGH
1. Peta karnaugh adalah suatu cara yang dapat dipergunakan untuk
menyederhanakan
persaman – persamaan logika dari aljabar boolean dalam suatu rangkaian logika.
2. Dengan cara memetakan tabel kebenaran dalam kotak-kotak segi empat yang
jumlahnya
tergantung dari jumlah peubah (variabel) masukan
3. Penyederhanaan untuk setiap “1” yang bertetanggaan 2,4,8,16… menjadi suku
minterm
yang sederhana
BAB VII
RANGKAIAN TERINTEGRASI
1. Terbentuk dari berbagai macam rangkaian logika
2. Macamnya ada adder dan subtractor
Jember, Agustus 2012
Diketahui,
(……………)