counter asinkron

17
ABSTRAK Counter (pencacah) adalah alat rangkaian digital yang berfungsi menghitung banyaknya pulsa clock atau juga berfungsi sebagai pembagi frekuensi, pembangkit kode biner Gray. Pada counter asinkron, sumber clock hanya diletakkan pada input Clock di Flip- flop terdepan (bagian Least Significant Bit / LSB), sedangkan input-input clock Flip-flop yang lain mendapatkan catu dari output flip-flop sebelumnya. pencacah ripple menghitung dalam bilangan biner dari 0000 sampai 1111,kemudian terjadi reset. Mulai lagi dari 0000 dan seterusnya.Disebut pencacah ripple karena bentuk ragam gelombang diagram pewaktuan proses pemindahan bit melalui flip-flop seperti riak dalam air. Piranti tampilan yang digunakan untuk melihat hasil cacahan yaitu berupa Seven Segment yang terdiri dari 7 nyala LED yang dapat membentuk angka 0,1,2,3,4,5,6,7,8,9. Dalam rangkaian Counter Asinkron dapat pula dilakukan perhitungan bergantian yaitu dengan Rangkaian Up/Down Counter Asinkron. Kata Kunci : Counter, Counter Asinkron, Clock

Upload: wildan-ahmad-muttaqien-billah

Post on 02-Jul-2015

2.441 views

Category:

Documents


149 download

TRANSCRIPT

Page 1: Counter Asinkron

ABSTRAK

Counter (pencacah) adalah alat rangkaian digital yang berfungsi menghitung banyaknya pulsa clock atau juga berfungsi sebagai pembagi frekuensi, pembangkit kode biner Gray. Pada counter asinkron, sumber clock hanya diletakkan pada input Clock di Flip-flop terdepan (bagian Least Significant Bit / LSB), sedangkan input-input clock Flip-flop yang lain mendapatkan catu dari output flip-flop sebelumnya. pencacah ripple menghitung dalam bilangan biner dari 0000 sampai 1111,kemudian terjadi reset. Mulai lagi dari 0000 dan seterusnya.Disebut pencacah ripple karena bentuk ragam gelombang diagram pewaktuan proses pemindahan bit melalui flip-flop seperti riak dalam air. Piranti tampilan yang digunakan untuk melihat hasil cacahan yaitu berupa Seven Segment yang terdiri dari 7 nyala LED yang dapat membentuk angka 0,1,2,3,4,5,6,7,8,9. Dalam rangkaian Counter Asinkron dapat pula dilakukan perhitungan bergantian yaitu dengan Rangkaian Up/Down Counter Asinkron.

Kata Kunci : Counter, Counter Asinkron, Clock

Page 2: Counter Asinkron

BAB I

LATAR BELAKANG

1.1 Latar BelakangSalah satu rangkaian logika sequensial dalam meneruskan dan merespon suatu even yang

berfungsi untuk menghitung jumlah pulsa yang masuk pada bagian input dan output berupa digit biner yang disebut counter. Counter terdiri dari flip-flop yang diserikan dimana keadaan arus keluarannya ditahan sampai ada clock. Counter dibagi menjadi dua tipe yaitu synchronous dan Asynchronous.

Asinkronous Counter disebut juga Ripple Through Counter atau Counter Serial (Serial Counter), karena output masing-masing flip-flop yang digunakan akan berubah kondisi dari “0” ke “1” dan sebaliknya secara berurutan, hal ini disebabkan karena flip-flop yang paling ujung dikendalikan oleh sinyal clock, sedangkan sinyal clock untuk flip-flop lainnya berasal dari masing-masing flip-flop sebelumnya.

1.2 TujuanTujuan dari pembuatan makalah ini adalah :1. Memahami cara kerja Counter Asinkron2. Mengetahui rangkaian Counter Asinkron

1.3 Sistematika MakalahSistematika laporan pada makalah Counter Asinkron adalah Bab I yang terdiri dari latar

belakang, permasalahan, tujuan, dan sistematika makalah. Bab II yang berisi dasar teori.n dan Bab III berisi kesimpulan.

Page 3: Counter Asinkron

BAB II

PEMBAHASAN

2.1 Rangkaian Counter

Counters (pencacah) adalah alat/rangkaian digital yang berfungsi menghitung/mencacah

banyaknya pulsa cIock atau juga berfungsi sebagai pembagi frekuensi, pembangkit kode biner

Gray.Karakteristik penting daripada pencacah adalah: kerjanya sinkron atau tak sinkron, 

mencacah maju atau mundur, dan  sampai beberapa banyak ia dapat mencacah

(modulo pencacah), dapat berjalan terus (free running) ataukah dapat berhenti sendiri (seIf

stopping). Ada 2 jenis pencacah pencacah sinkron (syncronuous counters) atau pencacah jajar

dan pencacah tak sinkron (asyncronuous counters) yang kadang-kadang disebut juga

pencacah deret (series counters) atau pencacah kerut (rippIe counters). 

Langkah-Langkah dalam merancang pencacah adalah menentukan: Karakteristik

pencacah (tersebut diatas). Jenis flip-flop yang diperlukan/digunakan (D-FF, JK FF atau RS-

FF). Prasyarat perubahan logikanya (dari flip-flop yang digunakan).Counter atau pencacah

dapat dibentuk menggunakan rangkaian flip-flop, umumnya adalah flip-flop jenis J-K, seperti

yang ditunjukan Gambar 2.1, dengan tabel kebenaran seperti tertera dalam Tabel 2.1

Gambar 2.1 Simbol flip-flop J-K dengan preset dan reset.

Tabel 2.1 Tabel kebenaran dari flip-flop J-K.

2.2 Counter Asinkron

Pada Counter Asinkron, sumber clock hanya diletakkan pada input Clock di Flip-flop

terdepan (bagian Least Significant Bit / LSB), sedangkan input-input clock Flip-flop yang lain

mendapatkan catu dari output Flip-flop sebelumnya. Konfigurasi ini didapatkan dari gambar timing

diagram Counter 3-bit seperti ditunjukkan pada gambar 2.9. Dengan konfigurasi ini, masing-

Page 4: Counter Asinkron

masing flip-flop di-trigger tidak dalam waktu yang bersamaan. Model asinkron semacam ini dikenal

juga dengan nama Ripple Counter.

Gambar 2.2 Timing Diagram Up Counter Asinkron 3-bit

Tabel 2.2. Tabel Kebenaran dari Up Counter Asinkron 3-bit

Berdasarkan bentuk timing diagram di atas, output dari flip-flop C menjadi clock dari flip-

flop B, sedangkan output dari flip-flop B menjadi clock dari flip-flop A. Perubahan pada negatif

edge di masing-masing clock flip-flop sebelumnya menyebabkan flip-flop sesudahnya berganti

kondisi (toggle), sehingga input-input J dan K di masing-masing flip-flop diberi nilai ”1” (sifat toggle

dari JK flip-flop). Bentuk dasar dari Counter Asinkron 3-bit ditunjukkan pada gambar 2.10

Gambar 2.3 Up Counter Asinkron 3 bit.

Suatu piranti pencacah terdiri dari beberapa flip-flop JK, dalam keadaan Toglgle yaitu

masukan J dan K diberi sinyal 1. Karena masukan J dan K terpasang pada tingkat tegangan tinggi

(J=1 dan K=1) maka setiap flip-flop JK akan mengalami Toggle, ketika masukan pencacah

menerima pulsa pendetak. Keluaran Qo dari flip-flop yang pertama(FFo) akan diumpankan ke

masukan yang selanjutnya dan demikian seterusnya.

Ini akan mengakibatkan flip-flop yang pertama lebih sering mengalami keadaan Toggle

daripada flip-flop kedua. Flip-flop yang kedua (FF1) lebih sering Toggle daripada flip-flop yang

ketiga (FF2) Dan yang paling jarang mengalami Toggle adalah flip-flop yang keeempat / yang

terakhir(FF3).

Setiap pendetak datang, jika keluaran Q dari semua flip-flop (Ffo dampai FF3) kalau

diamati dengan cermat akan kita lihat adanya suatu aturan tertentu yaitu aturan sistem bilangan

Page 5: Counter Asinkron

biner. Jadi secara tak langsung piranti digital initelah melaksanakan suatu proses perhitungan

biner yang disebut dengan pencacahan bilangan biner.

Gambar 2.4 Pencacah yang dibangun dari keadaan flip-flop ; dan ragam gelombang diagram

pewaktuannnya

Ragam gelombang diagram pewaktuannya. Terlihat bahwa pencacah ripple menghitung

dalam bilangan biner dari 0000 sampai 1111,kemudian terjadi reset. Mulai lagi dari 0000 dan

seterusnya.Disebut pencacah ripple karena bentuk ragam gelombang diagram pewaktuan proses

pemindahan bit melalui flip-flop seperti riak dalam air. Pencacah ripple bekerja dalam mode

Asinkron , karena sinyal pendetak pada pencacah adalah serial bukan paralel ( serentak)

Pemindahan sinyal pendetak mode asinkron dilakukan secara serial.

2.3 Proses pencacahan

Pencacah ripple (Counter Asinkron) adalah pencacah yang paling sederhana. Counter

Asyncronous disebut juga Ripple Through Counter atau Counter Serial (Serial Counter), karena

output masing-masing flip-flop yang digunakan akan bergulingan (berubah kondisi dari “0” ke “1” )

dan sebaliknya secara berurutan atau langkah demi langkah, hal ini disebabkan karena hanya flip-

flop yang paling ujung saja yang dikendalikan oleh sinyal clock, sedangkan sinyal Clock untuk flip-

flop lainnya diambilkan dari masing-masing flip-flop sebelumnya.

Perhatikan rangkaian pencacah ripple di atas beserta ragam gelombangnya. Misalkan Q

adalah sebuah data biner:

Q = Q3Q2Q1Q0

Page 6: Counter Asinkron

Q3 adalah bit yang paling berarti ( Most Significant Bit atau MSB) sedangkan Qo adalah bit yang

paling kurang berarti ( Least Significant Bit atau LSB). Apabila sinyal kendali HAPUS atau CLEAR

menjadi rendah (Low) , semua flip-flop akan direset. Ini akan menghasilkan data digital.

Q = 0000

Bila sinyal kendali CLEAR ke logika tinggi atau HIGH , pencacah telah siap melaksanakan

operasi. Karena flip-flop Ffo (yang pertama) adalah LSB, yang pertama kali menerima pulsa-pulsa

detak secara langsung, maka Q0 akan mengalami Toggle terlebih dahulu. Sekali setiap tepi pulsa

pendetak tiba, Flip-flop lain akan mengikuti kejadian yang sama. Karena flip-flop yang selanjutnya

menerima pulsa pendetak yang berasal dari keluaran flip-flop yang pertama, makanya flio-flop

yang lebih jarang bertoggle sebab tepi negatif pulsa yang diterima berasal dari flip-flop

sebelumnya. Dan flip-flop FF1 ( yang kedua) akan mengalami toggle setiap dua kali sinyal

pendetak berdenyut. Demikian seterusnya terjadi pada flip-flop yang selanjutnya.

Sebagai contoh, bila Q0 berubah dari 1 menuju 0 , maka flip-flop Q1 akan menerima sebuah

tepi negatif pulsa dan menimbulkan toggle paa keluaran Q1. Demikian pula jika Q1 berubah dari 1

menjadi 0 , maka flip-flop maka flip flop Q2 akan menerima tepi pulsa pencetak dan menimbulkan

toggle pada keluaran flip-flop ini, begitu pula seterusnya. Dengan kata lain, ketika suatu flip-flop

mengalami reset menjadi 0 , hal ini akan menimbulkan toggle pada flip-flop berikutnya. Pada

dasarnya, dalam kinerja pencacah ripple terdapat dua operasi yaitu Reset dan Pemindahan

( Carry)

2.4 Hasil Keluaran dari Pencacah

Jika sinyal kendali CLEAR diberi sinyal masukan rendah ( 0) lalu dikembalikan ke sinyal keadaan

tinggi(1) , maka isi pencacah menjadi:

Q0=0

Q1=0

Q2=0

Q3=0

Dinyatakan sebagai ,

Q0Q1Q2Q3 = 0 0 0 0

Untuk pembahasan selanjutnya disingkat,

Q = 0 0 0 0

Jika pulsa pendetak pertama memasuki flip-flop LSB (FFo), Q0 akan menjadi 1 . Jadi data keluaran

pertama :

Q= 0 0 0 1

Ketika pulsa pendetak kedua tiba, Q0 mengalami reset dan pemindahan, maka data keluaran

berikutnya:

Page 7: Counter Asinkron

Q =0 0 1 0

Pulsa pendetak ketiga mengubah Q0 menjadi 1 dan keluaran pencacah menjadi :

Q= 0 0 1 1

Pada pulsa pendetak yang keempat , Q0 mengalami reset dan pemindahan , demikian pula Q1 dan

Q2, sedangkan Q3 berubah menjadi 1. Ini akan menghasilkan keluaran:

Q = 0 1 0 0

Pada pulsa detak yang kelima keluaran pencacah menjadi:

Q= 0 1 0 1

Pada pulsa detak yang keenam keluaran pencacah menjadi:

Q = 0 1 1 0

Pada pulsa detak yang ketujuh keluaran pencacah menjadi:

Q = 0 1 1 1

Pada pulsa detak yang kedelapan keluaran pencacah menjadi:

Q = 1 0 0 0

Pada pulsa detak yang kesembilan keluaran pencacah menjadi:

Q = 1 0 0 1

Pada pulsa detak yang kesepuluh keluaran pencacah menjadi:

Q = 1 0 1 0

Dan seterusnya,

Angka terakhir yang dapat dihitung adalah :

Q = 1 1 1 1

Ketika pulsa pendetak yang kelima belas hadir, akan terjadi sesuatu, yaitu pulsa detak yang

berikutnya akan mereset seluruh flip-flop. Dengan demikian, pencacah akan direset menjadi:

Q = 0 0 0 0

Dan selanjutnya siklus yang sama akan diulangi.

Rangkuman dari operasi pencacah diperlihatkan pada tabel di bawah ini. Angka pada jalur

cacahan menyatakan jumlah pulsa detak yang telah dihitungnya. Seperti kita lihat, keluaran

pencacah merupakan ekivalen biner dari hasil cacahan dalam desimal.

Tabel 2.3 Tabel Pencacahan

Page 8: Counter Asinkron

Pencacah ripple yang melakukan proses penghitungan

dalam sistem bilangan biner disebut pencacah biner. Jika kita

ingin melihat hasil keluaran Q dari pencacah ripple maka pada

keluaran Q harus digunakan sebuah dekoder biner ke desimal yaitu 7447 ( common Anode) dan

7448 (common kathode). Hasilnya berupa keluaran Seven Segment. Decoder ini sering disebut

sebagai decoder BCD ( Binary Coded Desimal), yang berfungsi sebagai penerjemah kode.

Decoder ini mengubah bilangan biner menjadi bilangan desimal, yang kita pakai sehari-hari.

Pencacah ripple disebut juga pencacah Modulus 16 ( MOD 16) karena dapat menghitung bilangan

o sampai 16 (0000 sampai 1111). Sekarang telah sedikit terkuak rahasia dari pencacah,

bagaimana caranya piranti ini mampu melakukan proses perhitungan.

2.5 Sinyal Kendali COUNT : Menghentikan (Menahan) dan Melanjutkan Pencacahan

Piranti pencacah ripple dilengkapi dengan sinyal kendali COUNT (HITUNG atau CACAH).

Jika kita inginkan pencacah menghitung, maka sinyal kendali COUNT harus berada dalam

keadaan tinggi dengan cara dipanjar dengan sinyal 1 secara terus menerus. Maka pencacah akan

melakukan proses pencacahan dari 0 0 0 0 sampai 1 1 1 1, mengalami reset. Kemudian kembali

ke 0 0 0 0 dan mulai lagi sampai 1 1 1 1 dan seterusnya.

Jika sewaktu pencacah sedang melakukan proses pencacahan , tiba-tiba sinyal kendali

COUNT diubah dari keadaan tinggi (1) ke keadaan rendah (0), maka proses pencacahan akan

berhenti. Data yang dihitung akan tetap tertahan sampai waktu yang tak terbatas.

Cacahan Q3 Q2 Q1 Q0

0 0 0 0 0

1 0 0 0 1

2 0 0 1 0

3 0 0 1 1

4 0 1 0 0

5 0 1 0 1

6 0 1 1 0

7 0 1 1 1

8 1 0 0 0

9 1 0 0 1

10 1 0 1 0

11 1 0 1 1

12 1 1 0 0

13 1 1 0 1

14 1 1 1 0

15 1 1 1 1

Page 9: Counter Asinkron

(a)

(b)

Gambar 2.5 (a) Sinyal kendali count mengendalikan laju proses perhitungan (b) sinyal kendali count

dapat menghentikan dan melanjutkan proses pencacahan tetapi tidak menghapuskan data isi pencacah.

2.6 Sinyal Kendali Clear ( HAPUS): Mereset Pencacah

Selain dilengkapi dnegan sinyal kendali COUNT, pencacah ripple juga dilengkapi dengan

sinyal kendali CLEAR atau HAPUS. Sinyal kendali CLEAR bekerja dalam mode operasi aktif

rendah. Sinyal kendali CLEAR tersebut akan mereset dan memadamkan semua keluaran

pencacah. Tidak peduli dalam keadaan apa pencacah tersebut. Juga tidak peduli dalam keadaan

apa sinyal kendali COUNT. Sewaktu sinyal kendali CLEAR diaktifkan, pencacah akan padam

(tidak aktif). Semua isi data dalam pencacah akan hilang seketika.

Gambar 2.5 Sinyal kendali CLEAR

berfungsi untuk menghapuskan isi

data pencacah, sesudah dihapus

jika sinyal kendali CLEAR

dikembalikan menjadi tinggi(1),

maka pencacah akan menghitung

mulai dari awal lagi.

Page 10: Counter Asinkron

Sesudah sinyal kendali CLEAR diaktifkan, pencacah akan padam. Setelah itu sinyal

kendali CLEAR diubah menjadi tak aktif(1), maka pencacah akan mulai mmenghitung kembali dari

0000 sampai 1111

Gambar 2.6 Sinyal kendali CLEAR memiliki prioritas utama dalam bekerja, karena bekerja secara tak

sinkron terhadap sinyal pendetak.

Sinyal kendali CLEAR tersebut akan mereset dan memadamkan semua keluaran

pencacah. Tidak peduli dalam keadaan apa pencaah tersebut. Juga tidak peduli dalam keadaan

apa sinyal kendali COUNT. Sewaktu sinyal kendali CLEAR diaktifkan, pencacah akan padam

(tidak aktif)

2.7 Decoder Binary Coded Decimal (BCD): Melihat Hasil Cacahan)

Dinamakan penccah riak karena ragam gelombang, seperti riak dalam air. Pencacah ripple

bekerja dnegan menghitung dlam bilangan biner. Lalu bagaimana kita dapat mengetahui proses

dan hasil cacahan bilangan biner atau Decoder Binary Coded Decimal (BCD) dan piranti tampilan

tujuh ruas Seven Segment Display yang terdiri dari tujug LED dengan format dasar angka 8.

Dengan piranti – piranti ini hasil cacahn dari pencacah ripple dapat kita lihat secara langsung.

Piranti decoder yang digunakan ada dua jenis, yaitu IC TTL 7447 atau IC TTL 7448. IC TTL

7447 adalah decoder BCD Common Anode, artinya keluaran dari IC TTL 7447 ini yaitu,

a,b,c,d,e,f,dan g berupa aktif rendah. Karena decoder 7447 bekerja dalam aktif rendah maka

tampilan Seven Segment pun harus jenis common Anode yang bekerja dalam aktif rendah juga.

Jadi piranti tampilan ini, tegangan sumbernya adalah positif +Vcc sebesar +5 V. Satu tegangan

sumber tunggal +5V dapat dipakai secara bersama-sama untuk menyalakan LED Seven Segment.

Sehingga disebut Common Anode atau Anode Bersama (positif bersama)

Page 11: Counter Asinkron

Demikian pula sebaliknya , jika menggunakan piranti decoder IC TTL 7448 yang

merupakan decoder BCD Common Cathode, , artinya keluaran dari IC TTL 7448 ini yaitu,

a,b,c,d,e,f,dan g berupa aktif tinggi. Karena decoder 7448 bekerja dalam aktif rendah maka

tampilan Seven Segment pun harus jenis common Cathode yang bekerja dalam aktif tinggi juga.

Sehingga pada tampilan , tegangan sumbernya 0V atau ground. Satu tegangan sumber tunggal 0

V dapat dipakai bersama-sama untuk menyalakan LED Seven Segment, sehingga disebut

Common Cathode ( (negatif atau ground bersama)

Gambar 2.6 Fungsi rangkaian di atas adalah sebagai penerjemah, sehingga keluaran dari pencacah

ripple dapat dimengerti oleh orang awam.

Piranti tampilan yang digunakan berupa Seven Segment yang terdiri dari 7 nyala LED yang

dapat membentuk angka 0,1,2,3,4,5,6,7,8,9 ditambah dot atau dp. Ukuran fisik piranti tampilan ini

di pasaran komersil sangat beragam jenis ukurannya. Mulai dari yang kecil , sedang hinggga yang

besar dan tentunya denga berbagai warna

Menggunakanpiranti-piranti penerjemah caranya sangat mudah, cukup dengan

menghubungkan bagian dari masukan dari input BCD yaitu A0,A1,A2 dan A3 dengan keluaran dari

pencacah ripple yaitu Q0,Q1,Q2, dan Q3

Dalam melakukan percobaan dapat melihat proses pencacahandalam bilangan desimal,

piranti ini dapat menghitung mulai dari 0, 1 ,2,3,4,5... dan seterusnya.

2.8 Counter Asinkron Mod-N

Counter Mod-N adalah Counter yang tidak 2n. Misalkan Counter Mod-6, menghitung : 0, 1,

2, 3, 4, 5. Sehingga Up Counter Mod-N akan menghitung 0 s/d N-1, sedangkan Down Counter

MOD-N akan menghitung dari bilangan tertinggi sebanyak N kali ke bawah. Misalkan Down

Counter MOD-9, akan menghitung : 15, 14, 13, 12, 11, 10, 9, 8, 7, 15, 14, 13,.. Sebuah Up

Counter Asinkron Mod-6, akan menghitung : 0,1,2,3,4,5,0,1,2,... Maka nilai yang tidak pernah

Page 12: Counter Asinkron

dikeluarkan adalah 6. Jika hitungan menginjak ke-6, maka counter akan reset kembali ke 0. Untuk

itu masing-masing Flip-flop perlu di-reset ke nilai ”0” dengan memanfaatkan input-input Asinkron-

nya . Nilai ”0” yang akan dimasukkan di PC didapatkan dengan me-NAND kan

input A dan B (ABC = 110 untuk desimal 6). Jika input A dan B keduanya bernilai 1, maka seluruh

flip-flop akan di-reset.

Gambar 2.7 Rangkaian Up Counter Asinkron Mod-6

2.9 Rangkaian Up/Down Counter Asinkron

Rangkaian Up/Down Counter merupakan gabungan dari Up Counter dan Down Counter.

Rangkaian ini dapat menghitung bergantian antara Up dan Down karena adanya input eksternal

sebagai control yang menentukan saat menghitung Up atau Down. Pada rangkaian Up/Down

Counter ASinkron, output dari flip-flop sebelumnya menjadi input clock dari flip-flop berikutnya,

seperti ditunjukkan pada gambar 2.12

Gambar 2.8 Rangkaian Up/Down Counter Asinkron 3 bit.

Page 13: Counter Asinkron

BAB III

KESIMPULAN

3.1 Kesimpulan

Kesimpulan yang dapat diambil dari makalah “Counter Asynchronous”adalah :

1. Counter Asynchronous merupakan pencalah satu jenis pencacah dimana output dari

masing-masing flip-flop akan bergulingan 0 ke 1 atau sebaliknya, secara berurutan

(serial)

2. Pada counter asinkron ini, ketika pulsa pendetak terakhir hadir, maka pulsa detak yang

berikutnya akan mereset seluruh flip-flop. Dengan demikian, pencacah akan direset

kembali, dan siklus yang sama akan diulangi.

3. Ada beberapa sinyal kendali dalam counter asinkron, seperti COUNT untuk menahan

atau melanjutkan pencacahan dan CLEAR untuk mereset pencacah.

4. Hasil dari pecacahan dari counter asinkron ini dapat dilihat melalui Decoder Binary

Coded Decimal (BCD) dan piranti tampilan tujuh ruas Seven Segment Display

5. Counter asinkron dibagi menjadi dua berdasarkan penghitungan bilangan baik dari

bilangan tertinggi (n) atau terendah(0) yaitu Down Counter MOD-N dan Up Counter

MOD-N.

6. Dalam rangkaian Counter Asinkron dapat pula dilakukan perhitungan bergantian yaitu

dengan Rangkaian Up/Down Counter Asinkron.