UNIT 8

PHASE LOCKED LOOP

8.1 Tujuan : Menghubungkan suatu rangkaian phase looked loop (PLL) dan mengamati pemakaiannya dalam FM demodulator. Menghitung dan membuktikan melalui eksperimen tentang PLL, free running frekuensi, lock range dan capture range.

8.2 Alat dan Bahan

IC 555

Kapasitor 1 F

Kapasitor 0,1 F = 2 buah

Kapasitor 0,01 F

Resistor 1 K = 2 buah

Resistor 4,7 K

Potensiometer 50 K

Generator fungsi

Osiloscope dual trace

Multimeter

Protoboard

Frekuensi counter

Power supply

AC out

Test Probe Adapator

Kabel Penghubung

8.3 Teori Dasar

PLL DasarKebanyakan frekuensi synthesizer didasarkan sekitar loop fasa terkunci atau PLL. PLL menggunakan ide perbandingan fasa sebagai dasar operasinya. Dari diagram blok dari sebuah loop dasar yang ditunjukkan di bawah ini, dapat dilihat bahwa ada tiga blok rangkaian dasar, sebuah komparator fase, osilator terkontrol tegangan, dan loop filter. Sebuah osilator referensi kadang-kadang dimasukkan dalam diagram blok, meskipun hal ini tidak sepenuhnya bagian dari lingkaran itu sendiri meskipun sinyal referensi diperlukan untuk operasi.

Gambar 8.1 Blok diagram dari sebuah terkunci fase loop dasar (PLL)

Loop fasa terkunci, PLL, beroperasi dengan membandingkan tahap dua sinyal. Sinyal-sinyal dari osilator dikendalikan tegangan dan referensi komparator memasuki fase Berikut sinyal ketiga sama dengan perbedaan fasa antara dua sinyal masukan dihasilkan.Sinyal beda fase kemudian dilewatkan melalui loop filter. Ini melakukan sejumlah fungsi termasuk penghapusan produk-produk yang tidak diinginkan yang hadir pada sinyal ini. Setelah ini telah dicapai itu diterapkan ke terminal kontrol tegangan osilator dikendalikan. Tegangan tune tegangan atau kesalahan adalah sedemikian rupa sehingga mencoba untuk mengurangi kesalahan antara dua sinyal memasuki fase komparator. Ini berarti bahwa tegangan osilator dikendalikan akan ditarik terhadap frekuensi referensi, dan ketika di kunci ada tegangan steady state error. Hal ini sebanding dengan kesalahan fasa antara dua sinyal, dan itu adalah konstan. Hanya ketika fase antara dua sinyal berubah apakah ada perbedaan frekuensi. Sebagai perbedaan fasa tetap konstan ketika loop dalam kunci ini berarti bahwa frekuensi osilator dikendalikan tegangan persis sama sebagai acuan.

Dasar-dasar frekuensi PLL synthesizerFase terkunci loop, PLL, kebutuhan beberapa sirkuit tambahan jika itu harus dikonversi menjadi synthesizer frekuensi. Hal ini dilakukan dengan menambahkan pembagi frekuensi osilator dikendalikan antara tegangan dan komparator fase seperti yang ditunjukkan di bawah ini.

Gambar 8.2 Sebuah programmable divider ditambahkan ke dalam sebuah lingkaran terkunci fase, PLL, memungkinkan frekuensi yang akan diubah.

Pemisah Programmable atau counter digunakan di banyak bidang elektronik, termasuk aplikasi frekuensi radio banyak. Mereka mengambil di kereta pulsa seperti itu di bawah ini, dan memberikan kereta lebih lambat Dalam membagi oleh dua rangkaian hanya satu pulsa yang diberikan untuk setiap dua yang diberi makan dan sebagainya. Ada yang tetap, hanya memiliki satu rasio divisi. Lainnya adalah informasi diprogram dan digital atau logika dapat dimasukkan ke dalam mereka untuk mengatur rasio pembagian.

Gambar 8.3 Pengoperasian programmable divider

Ketika pembatas ditambahkan ke dalam rangkaian fase terkunci loop, PLL, masih mencoba untuk mengurangi perbedaan fasa antara dua sinyal memasuki fase komparator. Lagi ketika rangkaian dalam kunci kedua sinyal masuk komparator yang persis sama di frekuensi. Untuk hal ini benar osilator dikendalikan tegangan harus dijalankan pada frekuensi sama dengan frekuensi kali tahap perbandingan rasio pembagian.Hal ini dapat dilihat bahwa jika rasio pembagian diubah oleh salah satu, maka osilator dikendalikan tegangan akan harus mengubah ke beberapa berikutnya frekuensi referensi. Ini berarti bahwa frekuensi langkah synthesizer sama dengan frekuensi masuk komparator.Kebanyakan synthesizer harus mampu melangkah secara bertahap jauh lebih kecil jika mereka ingin ada gunanya. Ini berarti bahwa perbandingan frekuensi harus dikurangi. Hal ini biasanya dicapai dengan menjalankan osilator referensi pada frekuensi megahertz atau lebih, dan kemudian membagi sinyal ini ke frekuensi yang diinginkan dengan menggunakan pembagi tetap. Dengan cara ini perbandingan frekuensi rendah dapat dicapai.

Gambar 8.4 Perbandingan frekuensi dikurangi dengan menambahkan pembagi tetap setelah osilator referensi

Analog frekuensi PL synthesizerMenempatkan pembagi digital tidak satu-satunya metode pembuatan synthesizer menggunakan terkunci fase loop, PLL. Dengan menggunakan teknik ini menempatkan sebuah offset ke frekuensi yang dihasilkan oleh loop.

Gambar 8.5 Sebuah loop terkunci fase, PLL, dengan mixerCara yang terkunci fase loop, PLL, beroperasi dengan mixer dimasukkan dapat dianalisis dengan cara yang sama yang digunakan untuk loop dengan sekat. Ketika loop dalam mengunci sinyal detektor memasuki fase tepat pada frekuensi yang sama. Mixer menambahkan offset sama dengan frekuensi dari sinyal masuk pelabuhan lain mixer. Untuk menggambarkan cara ini beroperasi angka telah dimasukkan. Jika osilator referensi beroperasi pada frekuensi 10 MHz dan sinyal eksternal adalah pada 15 MHz maka VCO harus beroperasi pada 5 baik MHz atau 25 MHz. Biasanya loop diatur sehingga perubahan frekuensi mixer ke bawah dan jika hal ini terjadi maka osilator tersebut akan beroperasi pada 25 MHz.Hal ini dapat dilihat bahwa mungkin ada masalah dengan kemungkinan dua produk campuran mampu memberikan frekuensi tahap perbandingan yang benar. Ini terjadi bahwa sebagai akibat dari bertahap dalam loop, hanya satu yang akan memungkinkan untuk menguncinya. Namun untuk mencegah loop mendapatkan menjadi negara yang tidak diinginkan kisaran VCO terbatas. Untuk fase loop terkunci, PLLs, yang perlu untuk beroperasi atas berbagai tegangan kemudi akan ditambahkan ke tegangan lagu utama sehingga frekuensi loop mengarahkan ke wilayah yang benar untuk kondisi yang diperlukan. Hal ini relatif mudah untuk menghasilkan tegangan kemudi dengan menggunakan informasi digital dari sebuah mikroprosesor dan mengubah ini menjadi tegangan analog menggunakan digital untuk konverter analog (DAC). Tegangan fine tune diperlukan untuk menarik loop menjadi kunci disediakan oleh loop dalam dengan cara biasa.

Multi-loop synthesizerBanyak synthesizer kinerja tinggi menggunakan beberapa loop yang menggabungkan kedua mixer dan Pembagi digital. Dengan menggunakan teknik ini adalah mungkin untuk menghasilkan kinerja tinggi berbagai sumber sinyal dengan ukuran langkah yang sangat kecil. Jika hanya sebuah loop tunggal digunakan maka mungkin ada pendek jatuh pada tingkat kinerja.Ada berbagai macam cara di mana multi-loop synthesizer dapat dibuat, tergantung pada persyaratan sistem individu. Namun sebagai ilustrasi dua loop sistem yang digunakan sebagai contoh. Ini menggunakan satu loop untuk memberikan langkah-langkah kecil dan langkah-langkah kedua menyediakan lebih besar. Prinsip ini dapat diperluas untuk memberikan rentang yang lebih luas dan langkah yang lebih kecil.

Gambar 8.6 Contoh synthesizer menggunakan dua loopFase pertama terkunci loop, PLL, memiliki pembagi digital dan mengoperasikan lebih dari kisaran 19-28 MHz. Memiliki frekuensi referensi 1 MHz ini memberikan langkah-langkah 1 MHz. Sinyal dari loop ini dimasukkan ke dalam mixer yang kedua. Loop kedua memiliki rasio pembagian 10 sampai 19, tetapi sebagai frekuensi referensi telah dibagi oleh 10 sampai 100 kHz untuk memberikan langkah-langkah yang lebih kecil.Phase Locked Loop (PLL) adalah suatu sistem kendali umpan balik negatif, PLL secara otomatis akan menyesuaikan fasa dari suatu sinyal yang dibangkitkan di sisi keluaran dengan suatu sinyal dari luar di sisi masukannya [1], dengan kata lain, PLL akan menghasilkan sinyal keluaran dengan frekuensi yang sama dengan sinyal masukan [2]. Blok diagram dasar dari suatu PLL ditunjukkan pada Gambar 1.

Gambar 1. Blok diagram dasar PLL[3]

Dari blok diagram pada Gambar 1, terlihat tiga buah blok utama penyusun PLL. Masing-masing blok akan dipaparkan berikut. Phase Detector (PD), merupakan suatu unit non-linear yang membandingkan fasa keluaran PLL dengan fasa sinyal referensi. Keluaran PD adalah galat fasa antara sinyalmasukan dan keluaran. Loop Filter (LF), umumnya adalah lowpass filter, berfungsi untuk meredam sinyal frekuensi tinggi keluaran dari PD sehingga memberikan tegangan control dc yang baguske bagian VCO. LF bias saja tidak dipakai dalam suatu PLL, ini akan menghasilkan yang disebut PLL orde 1, namun secara konsep LF biasanya LF akan dimasukkan karena PLL akan bekerja dengan baik akibat adanya proses lowpass filter didalamnya. Pemilihan LF akan mempengaruhi dinamika dari PLL. Voltage Controlled Oscillator (VCO), merupakan unit non-linear yang akan membangkitkan suatu sinyal dimana frekuensinya ditentukan oleh besarnya tegangancontrol di masukan VCO. Secara garis besar, VCO akan menghasilkan sinyal yang frekuensinya ditentukan dari bagian LF. Bagian LF mendapat masukan berupa galat fasa antara sinyal masukan dengan sinyal keluaran PLL.Sehingga akan diperoleh sinyal keluaran yang frekuensinyaterkunci terhadap sinyal referensi di bagian masukan.

Gambar 2. Blok diagram PLL yang umum dipakai[3]

Secara praktis, umumnya, blok diagram PLL digambarkan seperti ditunjukkan pada Gambar 2. Apabila sinyal referensi masukan dan keluaran PLL dapat kita asumsikan sebagai,

Dimana adalah frekuensi dari sinyal, adalah sudut fasa dari sinyal, indeks i menyatakan masukan dan indeks o menyatakan keluaran. Keluaran dari bagian PD di Gambar 2, dapat dinyatakan sebagai

Dimana Km adalah gain dari bagian PD. Dengan hubungan trigonometri umum, pers. (3) dapat dinyatakan menjadi

Suku

pertama dari bagian kanan pers. (4) merupakan sinyal frekuensi tinggi yang akan diredam oleh LF ataupun sifat low-pass filter yang secara natural juga dimiliki oleh PLL. Apabila kita mengasumsikan bahwa frekuensi sinyal keluaran PLL nilainya sangat mendekati sinyal masukan, maka pers. (4) akan menjadi

VCO dapat dinyatakan sebagai integrator. Walaupun Pers. (5) merupakan hasil penyederhanaan, namun tetap masih rumit untuk dianalisis dan juga non-linear. Untuk memudahkan, biasanya analisis PLL dilinearisasi di sekitar keadaan tunaknya, yaitu untuk nilai d kecil dan variasinya kecil pada keadaan tunak, maka

Dengan menggunakan linearisasi pada pers. (6), maka akan diperoleh blok diagram PLL linear yang banyak dipakai untuk analisis PLL sederhana. Ditunjukkan pada Gambar 3.

Gambar 3. Blok diagram PLL hasil linearisasi[3]

Dari blok diagram PLL pada Gambar 3, dapat kita turunkan fungsi alih dari fasa sinyal masukan terhadap fasa sinyal keluaran dari PLL, yaitu

Fungsi alih fasa sinyal masukan terhadap galat fasa PLL dapat dinyatakan,

Dengan menggunakan fungsi alih pada pers. (7) ataupun (8), analisis kestabilan dari system umpan balik PLL dapat dilakukan dengan menggunakan metode analisis klasik yang umum. Hold range

(H) merupakan jangkauan frekuensi dimana PLL masih dapat melakukan penjejakan frekuensi dengan baik. Secara sederhana dapat dinyatakan dengan

Lock range (L) merupakan jangkauan frekuensi dimana PLL masih dapat melakukan kuncian antara sinyal referensi masukan dengan sinyal keluaran dengan baik. Dinyatakan dengan

Simulasi sederhana PLL yang dipaparkan di atas, diambil dari PSIM, ditunjukkan pada Gambar 4 berikut. Terlihat bahwa setelah 1 gelombang, sinyal keluaran berhasil terkunci pada frekuensi 50 Hz sesuai dengan frekuensi sinyal masukan PLL.

Voltage Controlled Oscillator

VCO adalah suatu osilator elektronik dimana frekuensi keluarannya diatur oleh suatu tegangan input DC yang diberikan. Gambar berikut menunjukkan rangkaian dasar dari VCO.

Gambar 8.7 Rangkaian dasar VCO

Frekuensi osilasi ditentukan oleh L1, D2 dan C2. Diode yang digunakan adalah diode varactor ( varicap). Kebanyakan diode PN junction bersifat sebagai varicap jika diberi bias mundur (reverse bias) di bawah tegangan breakdownnya. Dengan bias mundur, diode akan bersifat sebagai kapasitor dimana daerah kosong (depletion region) menjadi dielektrik. Dengan mengubah tegangan reverse yang diberikan, akan mengubah lebar depletion region sehingga efek kapasitansinya juga berubah. Akibatnya, frekuensi resonansi rangkaian juga berubah. VCO seperti ini adalah tidak stabil, sedikit perubahan pada input akan mengubah frekuensi keluarannya. Untuk itu diperlukan suatu mekanisme sedemikian rupa sehingga keluaran VCO menjadi stabil. Perhatikan gambar 8.8 berikut :

Jika output VCO dan suatu osilator kristal diinputkan pada phase detector, dimana frekuensi dan phase kedua input sama, maka detektor tidak menghasilkan output. Sebaliknya, jika ada perbedaan phase, maka perbedaan itu dikonversi menjadi suatu tegangan output DC. Semakin besar perbedaan phase/frekuensi, maka semakin besar tegangan output detektor. Tegangan output detektor ini bisa diinputkan pada VCO sehinggafrekuensi keluaran VCO akan bergerak menuju frekuensi osilator, dan akhirnya terkunci (lock) pada frekuensi osilator.

Tahap detector

Sebuah detektor atau fase fase pembanding adalah mixer frekuensi , pengali analog atau logika sirkuit yang menghasilkan sinyal tegangan yang mewakili perbedaan fase antara dua input sinyal. Ini adalah elemen penting dari terkunci fase loop (PLL).

Mendeteksi perbedaan fase ini sangat penting dalam banyak aplikasi, seperti motor control, radar dan telekomunikasi sistem, servo mekanisme, dan demodulasi .

Gambar 8.9

JenisDetektor Fasa Analog

Detektor fasa perlu menghitung perbedaan fasa dari dua sinyal masukan Biarkan adalah fase pertama dan input menjadi fase kedua. Sinyal input sebenarnya ke detektor fasa, bagaimanapun, tidak dan , melainkan sinusoid seperti sin () dan cos (). Secara umum, menghitung perbedaan fasa akan melibatkan menghitung arcsine dan arccosine setiap input dinormalisasi (untuk mendapatkan fase yang semakin meningkat) dan melakukan pengurangan sebuah. Semacam perhitungan analog sulit. Untungnya, perhitungan dapat disederhanakan dengan menggunakan beberapa pendekatan. untuk fungsi sinus dan rumus sinus sudut Selain itu hasil:

Ekspresi menyarankan quadrature detektor fasa dapat dilakukan dengan menjumlahkan output dari dua pengganda. Sinyal quadrature dapat dibentuk dengan jaringan pergeseran fasa. Dua implementasi umum untuk pengali adalah diode mixer seimbang ganda (cincin dioda) dan ultiplier-kuadran empat (sel Gilbert).

Alih-alih menggunakan dua pengganda, detektor fasa yang lebih umum menggunakan pengali tunggal dan identitas trigonometri yang berbeda:

Istilah pertama menyediakan perbedaan fasa yang diinginkan. Istilah kedua adalah sinusoida dua kali frekuensi referensi, sehingga dapat disaring.Sebuah detektor berbasis mixer (misalnya, mixer double-seimbang Schottky diode-based) memberikan "yang paling dalam fase kinerja noise" dan "dalam sensitivitas sistem." karena tidak menciptakan lebar pulsa terbatas pada keluaran detektor fasa. Keuntungan lain dari berbasis PD mixer adalah relatif sederhana. Baik quadrature dan sederhana detektor fasa multiplier memiliki output yang tergantung pada input amplitudo serta perbedaan fasa.

detektor fasa DigitalSebuah detektor fasa yang cocok untuk gelombang persegi sinyal dapat dibuat dari eksklusif-OR (XOR) gerbang logika . Ketika dua sinyal dibandingkan benar-benar di-fase, output gerbang XOR akan memiliki tingkat konstan nol. Ketika dua sinyal berbeda dalam tahap oleh 1 , output gerbang XOR akan menjadi tinggi untuk setiap siklus 1/180th - fraksi dari sebuah siklus di mana dua sinyal berbeda nilai. Ketika sinyal berbeda dengan 180 - yaitu, satu sinyal yang tinggi ketika yang lain rendah, dan sebaliknya - output gerbang XOR itu tetap tinggi sepanjang siklus masing-masing.Detektor XOR membandingkan baik mixer analog dalam terkunci dekat perbedaan 90 fasa dan memiliki output gelombang persegi pada dua kali frekuensi referensi. Alun-alun-gelombang perubahan duty-cycle secara proporsional dengan perbedaan fasa yang dihasilkan. Menerapkan output gerbang XOR untuk sebuah low-pass filter hasil dalam sebuah tegangan analog yang sebanding dengan perbedaan fasa antara dua sinyal. Hal ini membutuhkan input yang simetris gelombang persegi, atau hampir jadi. Sisa dari karakteristiknya sangat mirip dengan mixer analog untuk rentang menangkap, waktu kunci, referensi palsu dan low-pass filter persyaratan.

Gambar 8.10

detektor fasa digital juga dapat didasarkan pada sampel dan terus sirkuit, sebuah pompa biaya , atau rangkaian logika yang terdiri dari flip-flop (lihat gambar). Ketika detektor fasa yang didasarkan pada gerbang logika digunakan dalam PLL, dengan cepat dapat memaksa VCO untuk menyinkronkan dengan sinyal input, bahkan ketika frekuensi dari sinyal masukan berbeda secara substansial dari frekuensi awal VCO. detektor fasa tersebut juga memiliki sifat yang diinginkan lainnya, seperti akurasi yang lebih baik bila hanya ada perbedaan fase kecil antara dua sinyal yang dibandingkan. Hal ini karena detektor fasa digital memiliki hampir tak terbatas pull-dalam jangkauan dibandingkan dengan detektor XOR.

8.4 PROSEDUR KERJA

1. Buat rangkaian sebagai berikut :

Gambar 8.11 Rangkaian Phase Locked Loop

Buat rangkaian percobaan seperti di atas.

FREE RUNNING FREQUENCY

1. Set RT nilai maksimum, diperoleh nilai fmax = ............2. Set Rt ke nilai minimum, diperoleh nilai fmin = ............3. Ubah RT sampai diperoleh frekuensi 5kHz.

LOCK RANGE

4. Hubungkan rangkaian dengen generator fungsi, dengan frekuensi 5 kHz, dan amplitudo 0,5 Vpp5. Ubah nilai frekuensi sinyal input dan amati yang terjadi pada sinyal output

CAPTURE RANGE

Hitung nilai frekuensi cut off (fc) pada low pass filter rangkaian percobaan diata s6. Ukur nilai frekuensi maksimum, minimum, dan hitung bandwidth (Bc) frekuensi dengan rumus :

7. Lepas kapasitor 0,1 s dari pin 7 ke ground. Hitung kembali nilai Bc dan fc rangkaian.

FM OUTPUT

8. Ubah nilalli frekuensi input serta amati besar tegangan dc pada FM output (pin 7). Jelaskan apa yang terjadi !9. Jelaskan apa yang terjadi jika nilai frekuensi input diturunkan dan dinaikkan !

8.5 Hasil Percobaan

FREE RUNNINGRT (potensio)Frekuensi OutputGambar Sinyal

Rmin1,420 kHz

Rmax2,740 kHz

R (sesuai rumus)1500 HzKeterangan :Untuk langkah 3 percobaan free running, menghitung nilai R seusai rumus untuk mencapai frekuensi sampai 5 kHz tidak dapat tercapai karena frekuensi maksimal free running hanya sampai 2,740 kHz

LOCK RANGEInput GFFrekuensi OutputGambar Sinyal

5 kHz1,4 kHz

4 kHz1,33 kHz

3 kHz1,4 kHz

2 kHz2 kHz

1 kHz1,464 kHz